Ｇａ２Ｏ３系半導体素子
【課題】高品質のＧａ２Ｏ３系半導体素子を提供する。
【解決手段】一実施の形態として、α−Ａｌ２Ｏ３基板２上に形成されたα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶（０≦ｘ＜１）からなるｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３と、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３上に形成されたソース電極１２及びドレイン電極１３と、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３中に形成され、ソース電極１２及びドレイン電極１３にそれぞれ接続されたコンタクト領域１４、１５と、α−Ａｌ２Ｏ３基板２のｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３と反対側の面上の、コンタクト領域１４とコンタクト領域１５との間に形成されたゲート電極１１と、を含むＧａ２Ｏ３系ＦＥＴ１０を提供する。
【解決手段】一実施の形態として、α−Ａｌ２Ｏ３基板２上に形成されたα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶（０≦ｘ＜１）からなるｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３と、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３上に形成されたソース電極１２及びドレイン電極１３と、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３中に形成され、ソース電極１２及びドレイン電極１３にそれぞれ接続されたコンタクト領域１４、１５と、α−Ａｌ２Ｏ３基板２のｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３と反対側の面上の、コンタクト領域１４とコンタクト領域１５との間に形成されたゲート電極１１と、を含むＧａ２Ｏ３系ＦＥＴ１０を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｇａ２Ｏ３系半導体素子に関する。
【背景技術】
【０００２】
従来のＧａ２Ｏ３系半導体素子として、α−Ａｌ２Ｏ３（サファイア）基板上に形成されたβ−Ｇａ２Ｏ３結晶膜を用いたβ−Ｇａ２Ｏ３系半導体素子が知られている（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】K. Matsuzaki et al. Appl. Phys. Lett. 88, 092106, 2006.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、単斜晶系のβ−Ｇａ２Ｏ３結晶膜をコランダム構造のα−Ａｌ２Ｏ３基板上に成長させることは困難であり、高品質なβ−Ｇａ２Ｏ３結晶膜を得ることはできない。このため、α−Ａｌ２Ｏ３基板上のβ−Ｇａ２Ｏ３結晶膜を用いて高品質のＧａ２Ｏ３系半導体素子を形成することは困難である。
【０００５】
したがって、本発明の目的は、高品質のＧａ２Ｏ３系半導体素子を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、上記目的を達成するために、［１］〜［３］のＧａ２Ｏ３系半導体素子を提供する。
【０００７】
［１］α−Ａｌ２Ｏ３基板上に形成されたα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶（０≦ｘ＜１）からなるα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜と、前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜上に形成されたソース電極及びドレイン電極と、前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜中に形成され、前記ソース電極及び前記ドレイン電極にそれぞれ接続された第１のコンタクト領域及び第２のコンタクト領域と、前記α−Ａｌ２Ｏ３基板の前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜と反対側の面上の、前記第１のコンタクト領域と前記第２のコンタクト領域との間に形成されたゲート電極と、を含むＧａ２Ｏ３系半導体素子。
【０００８】
［２］前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜はｐ型であり、第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、前記［１］に記載のＧａ２Ｏ３系半導体素子。
【０００９】
［３］前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜は、ドーパントを含まない高抵抗の領域であり、第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、前記［１］に記載のＧａ２Ｏ３系半導体素子。
【発明の効果】
【００１０】
本発明によれば、高品質のＧａ２Ｏ３系半導体素子を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１の実施の形態に係るＧａ２Ｏ３系ＦＥＴの断面図である。
【図２】図２は、α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜の形成に用いられるＭＢＥ装置の一例の構成図である。
【図３】図３は、第２の実施の形態に係るＧａ２Ｏ３系ＦＥＴの断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜をα−Ａｌ２Ｏ３基板上に形成し、その高品質のα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜を用いて、高品質のＧａ２Ｏ３系半導体素子を形成することができる。以下、その実施の形態の例について詳細に説明する。
【００１３】
〔第１の実施の形態〕
第１の実施の形態では、Ｇａ２Ｏ３系半導体素子としてのＧａ２Ｏ３系ＦＥＴ（Field Effect Transistor）について説明する。
【００１４】
（Ｇａ２Ｏ３系半導体素子の構成）
図１は、第１の実施の形態に係るＧａ２Ｏ３系ＦＥＴの断面図である。Ｇａ２Ｏ３系ＦＥＴ１０は、α−Ａｌ２Ｏ３基板２上に形成されたｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３と、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３上に形成されたソース電極１２及びドレイン電極１３と、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３中にソース電極１２及びドレイン電極１３の下にそれぞれ形成されたコンタクト領域１４、１５と、α−Ａｌ２Ｏ３基板２のｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３と反対側の面上の、コンタクト領域１４とコンタクト領域１５との間に形成されたゲート電極１１とを含む。
【００１５】
Ｇａ２Ｏ３系ＦＥＴ１０は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極１１に閾値以上の電圧を印加すると、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３のα−Ａｌ２Ｏ３基板２との界面近傍にチャネルが形成され、ソース電極１２からドレイン電極１３へ電流が流れるようになる。このとき、α−Ａｌ２Ｏ３基板２はゲート絶縁膜として機能する。
【００１６】
α−Ａｌ２Ｏ３基板２は、α−Ａｌ２Ｏ３単結晶からなる絶縁性の基板であり、０．１μｍ以上、５００μｍ以下の厚さを有することが好ましい。０．１μｍよりも薄い場合は、ゲートリークが生じるおそれがあり、５００μｍよりも厚い場合は、閾値電圧が大きくなりすぎるためである。
【００１７】
ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３は、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等のｐ型ドーパントを含むα−（ＡｌｘＧａ１−ｘ）２Ｏ３（０≦ｘ＜１）の単結晶膜である。ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３は、例えば、１×１０１５／ｃｍ３以上、１×１０１９／ｃｍ３以下の濃度のｐ型ドーパントを含む。また、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３の厚さは、例えば、０．０１〜１０μｍである。
【００１８】
ゲート電極１１、ソース電極１２、及びドレイン電極１３は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、又はＩＴＯ等の導電性化合物からなる。また、ゲート電極２１は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
【００１９】
コンタクト領域１４、１５は、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３中に形成されたｎ型ドーパントの濃度が高い領域であり、それぞれソース電極１２及びドレイン領域１３が接続される。ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３中のα−Ａｌ２Ｏ３基板２との界面近傍にチャネルを形成するためには、コンタクト領域１４、１５はこの界面と交わることが好ましい。その場合、コンタクト領域１４、１５の底部がα−Ａｌ２Ｏ３基板２中に存在する。
【００２０】
コンタクト領域１４、１５は、例えば、１×１０１８／ｃｍ３以上、５×１０１９／ｃｍ３以下の濃度のｎ型ドーパントを含む。
【００２１】
（Ｇａ２Ｏ３系ＦＥＴの製造方法）
α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜の製造方法の一例として、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法による方法を以下に説明する。ＭＢＥ法は、単体あるいは化合物の固体をセルと呼ばれる蒸発源で加熱し、加熱により生成された蒸気を分子線として基板表面に供給する結晶成長方法である。
【００２２】
図２は、α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜の形成に用いられるＭＢＥ装置の一例の構成図である。このＭＢＥ装置１００は、真空槽１０７と、この真空槽１０７内に支持され、α−Ａｌ２Ｏ３基板２を保持する基板ホルダ１０１と、基板ホルダ１０１に保持されたα−Ａｌ２Ｏ３基板２を加熱するための加熱装置１０２と、薄膜を構成する原子又は分子ごとに設けられた複数のセル１０３（１０３ａ、１０３ｂ、１０３ｃ）と、複数のセル１０３を加熱するためのヒータ１０４（１０４ａ、１０４ｂ、１０４ｃ）と、真空槽１０７内に酸素系ガスを供給するガス供給パイプ１０５と、真空槽１０７内の空気を排出するための真空ポンプ１０６とを備えている。基板ホルダ１０１は、シャフト１１０を介して図示しないモータにより回転可能に構成されている。
【００２３】
第１のセル１０３ａには、Ｇａ粉末等のα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜のＧａ原料が充填されている。この粉末のＧａの純度は、６Ｎ以上であることが望ましい。第２のセル１０３ｂには、ドナーとしてドーピングされるｐ型ドーパントの原料の粉末が充填されている。第３のセル１０３ｃには、Ａｌ粉末等のα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜のＡｌ原料が充填されている。第１のセル１０３ａ、第２のセル１０３ｂ、及び第３のセル１０３ｃの開口部にはシャッターが設けられている。
【００２４】
まず、α−Ａｌ２Ｏ３基板２をＭＢＥ装置１００の基板ホルダ１０１に取り付ける。次に、真空ポンプ１０６を作動させ、真空槽１０７内の気圧を１０−１０Ｔｏｒｒ程度まで減圧する。そして、加熱装置１０２によってα−Ａｌ２Ｏ３基板２を加熱する。なお、α−Ａｌ２Ｏ３基板２の加熱は、加熱装置１０２の黒鉛ヒータ等の発熱源の輻射熱が基板ホルダ１０１を介してα−Ａｌ２Ｏ３基板２に熱伝導することにより行われる。
【００２５】
α−Ａｌ２Ｏ３基板２が所定の温度に加熱された後、ガス供給パイプ１０５から真空槽１０７内に、酸素系ガスを供給する。
【００２６】
真空槽１０７内に酸素系ガスを供給した後、真空槽１０７内のガス圧が安定するのに必要な時間（例えば５分間）経過後、基板ホルダ１０１を回転させながら第１のヒータ１０４ａ、第２のヒータ１０４ｂ、及び第３のヒータ１０４ｃにより第１のセル１０３ａ、第２のセル１０３ｂ、及び第２のセル１０３ｃを加熱し、Ｇａ、Ａｌ、ｐ型ドーパントを蒸発させて分子線としてα−Ａｌ２Ｏ３基板２の表面に照射する。
【００２７】
これにより、α−Ａｌ２Ｏ３基板２の主面上にα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶がＭｇ等のｐ型ドーパントを添加されながらエピタキシャル成長し、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３が形成される。なお、Ｍｇ以外のｐ型ドーパントとして、Ｇａ又はＡｌサイトを置換する場合は、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、又はＰｂ等を用いることができ、酸素サイトを置換する場合は、Ｎ又はＰ等を用いることができる。ｐ型ドーパントの添加濃度は、第２のセル１０３ｂの温度により制御することができる。
【００２８】
なお、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３は、ＰＬＤ（Pulsed Laser Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法等により形成されてもよい。
【００２９】
次に、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３内にＳｎ等のｎ型ドーパントをイオン注入することにより、コンタクト領域１４、１５を形成する。なお、注入するイオンはＳｎに限られず、例えば、Ｇａ又はＡｌサイトを置換する場合は、Ｔｉ、ＺＲ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｉ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、又はＢｉを用いることができる。また、酸素サイトを置換する場合は、Ｆ、Ｃｌ、Ｂｒ、又はＩを用いることができる。
【００３０】
注入濃度は、例えば、１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。注入深さは、３０ｎｍ以上であればよい。注入後、注入領域の表面をフッ酸にて１０ｎｍ程度エッチングする。硫酸や硝酸、塩酸などを用いてエッチングしてもよい。その後、窒素雰囲気下で８００℃以上３０ｍｉｎ以上のアニール処理を施し、注入ダメージを回復させる。アニール処理を酸素雰囲気で行う場合は、処理温度を８００℃以上９５０℃以下、処理時間を３０ｍｉｎ以上とすればよい。
【００３１】
なお、コンタクト領域１４、１５の形成方法はイオン注入に限られず、熱拡散法を用いてもよい。この場合、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３のコンタクト領域１４、１５を形成したい領域上にＳｎ等の金属を接触させ、熱処理を施すことによりｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３中にＳｎ等のドーパントを拡散させる。
【００３２】
その後、ゲート電極１１、ソース電極１２、及びドレイン電極１３を形成する。
【００３３】
〔第２の実施の形態〕
第２の実施の形態は、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３の代わりにアンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜が形成される点において第１の実施の形態と異なる。第１の実施の形態と同様の点については、説明を省略又は簡略化する。
【００３４】
（Ｇａ２Ｏ３系半導体素子の構成）
図３は、第２の実施の形態に係るＧａ２Ｏ３系ＦＥＴの断面図である。Ｇａ２Ｏ３系ＦＥＴ２０は、α−Ａｌ２Ｏ３基板２上に形成されたアンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４と、アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４上に形成されたソース電極１２及びドレイン電極１３と、アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４中にソース電極１２及びドレイン電極１３の下にそれぞれ形成されたコンタクト領域２４、２５と、α−Ａｌ２Ｏ３基板２のアンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４と反対側の面上の、コンタクト領域２４とコンタクト領域２５との間に形成されたゲート電極１１とを含む。
【００３５】
Ｇａ２Ｏ３系ＦＥＴ２０は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極１１に閾値以上の電圧を印加すると、アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４のα−Ａｌ２Ｏ３基板２との界面近傍にチャネルが形成され、ソース電極１２からドレイン電極１３へ電流が流れるようになる。このとき、α−Ａｌ２Ｏ３基板２はゲート絶縁膜として機能する。
【００３６】
アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４は、ドーパントを含まない高抵抗のα−（ＡｌｘＧａ１−ｘ）２Ｏ３（０≦ｘ＜１）の単結晶膜である。結晶欠陥等により弱い導電性を有する場合もあるが、電気抵抗が十分高いため、ゲート電極１１に電圧を印加することなくソース電極１２からドレイン電極１３へ電流が流れることはない。また、アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４の厚さは、例えば、０．０１〜１０μｍである。
【００３７】
アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４の形成方法は、例えば、第１の実施の形態のｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３の形成方法からｐ型ドーパントを注入する工程を省いたものである。
【００３８】
ゲート電極１１、ソース電極１２、及びドレイン電極１３は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、又はＩＴＯ等の導電性化合物からなる。また、ゲート電極２１は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
【００３９】
コンタクト領域２４、２５は、アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４中に形成されたｎ型ドーパントの濃度が高い領域であり、それぞれソース電極１２及びドレイン領域１３が接続される。アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４中のα−Ａｌ２Ｏ３基板２との界面近傍にチャネルを形成するためには、コンタクト領域２４、２５はこの界面と交わることが好ましい。その場合、コンタクト領域２４、２５の底部がα−Ａｌ２Ｏ３基板２中に存在する。
【００４０】
コンタクト領域２４、２５は、例えば、１×１０１８／ｃｍ３以上、５×１０１９／ｃｍ３以下の濃度のｎ型ドーパントを含む。
【００４１】
（実施の形態の効果）
本実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜を形成し、そのα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜を用いて、高品質のＧａ２Ｏ３系半導体素子を形成することができる。また、これらのＧａ２Ｏ３系半導体素子は、高品質なα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜をチャネル層として用いるため、優れた動作性能を有する。
【００４２】
なお、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記実施の形態において、Ｇａ２Ｏ３系半導体素子をｎ型半導体素子として説明したが、ｐ型半導体素子であってもよい。この場合、各部材の導電型（ｎ型又はｐ型）が全て逆になる。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
【００４３】
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【００４４】
２…α−Ａｌ２Ｏ３基板、 ３…ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜、 ４…アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜、 １０、２０…Ｇａ２Ｏ３系ＦＥＴ、 １１…ゲート電極、 １２…ソース電極、 １３…ドレイン電極、 １４、１５、２４、２５…コンタクト領域
【技術分野】
【０００１】
本発明は、Ｇａ２Ｏ３系半導体素子に関する。
【背景技術】
【０００２】
従来のＧａ２Ｏ３系半導体素子として、α−Ａｌ２Ｏ３（サファイア）基板上に形成されたβ−Ｇａ２Ｏ３結晶膜を用いたβ−Ｇａ２Ｏ３系半導体素子が知られている（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】K. Matsuzaki et al. Appl. Phys. Lett. 88, 092106, 2006.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、単斜晶系のβ−Ｇａ２Ｏ３結晶膜をコランダム構造のα−Ａｌ２Ｏ３基板上に成長させることは困難であり、高品質なβ−Ｇａ２Ｏ３結晶膜を得ることはできない。このため、α−Ａｌ２Ｏ３基板上のβ−Ｇａ２Ｏ３結晶膜を用いて高品質のＧａ２Ｏ３系半導体素子を形成することは困難である。
【０００５】
したがって、本発明の目的は、高品質のＧａ２Ｏ３系半導体素子を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、上記目的を達成するために、［１］〜［３］のＧａ２Ｏ３系半導体素子を提供する。
【０００７】
［１］α−Ａｌ２Ｏ３基板上に形成されたα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶（０≦ｘ＜１）からなるα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜と、前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜上に形成されたソース電極及びドレイン電極と、前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜中に形成され、前記ソース電極及び前記ドレイン電極にそれぞれ接続された第１のコンタクト領域及び第２のコンタクト領域と、前記α−Ａｌ２Ｏ３基板の前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜と反対側の面上の、前記第１のコンタクト領域と前記第２のコンタクト領域との間に形成されたゲート電極と、を含むＧａ２Ｏ３系半導体素子。
【０００８】
［２］前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜はｐ型であり、第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、前記［１］に記載のＧａ２Ｏ３系半導体素子。
【０００９】
［３］前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜は、ドーパントを含まない高抵抗の領域であり、第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、前記［１］に記載のＧａ２Ｏ３系半導体素子。
【発明の効果】
【００１０】
本発明によれば、高品質のＧａ２Ｏ３系半導体素子を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１の実施の形態に係るＧａ２Ｏ３系ＦＥＴの断面図である。
【図２】図２は、α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜の形成に用いられるＭＢＥ装置の一例の構成図である。
【図３】図３は、第２の実施の形態に係るＧａ２Ｏ３系ＦＥＴの断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜をα−Ａｌ２Ｏ３基板上に形成し、その高品質のα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜を用いて、高品質のＧａ２Ｏ３系半導体素子を形成することができる。以下、その実施の形態の例について詳細に説明する。
【００１３】
〔第１の実施の形態〕
第１の実施の形態では、Ｇａ２Ｏ３系半導体素子としてのＧａ２Ｏ３系ＦＥＴ（Field Effect Transistor）について説明する。
【００１４】
（Ｇａ２Ｏ３系半導体素子の構成）
図１は、第１の実施の形態に係るＧａ２Ｏ３系ＦＥＴの断面図である。Ｇａ２Ｏ３系ＦＥＴ１０は、α−Ａｌ２Ｏ３基板２上に形成されたｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３と、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３上に形成されたソース電極１２及びドレイン電極１３と、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３中にソース電極１２及びドレイン電極１３の下にそれぞれ形成されたコンタクト領域１４、１５と、α−Ａｌ２Ｏ３基板２のｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３と反対側の面上の、コンタクト領域１４とコンタクト領域１５との間に形成されたゲート電極１１とを含む。
【００１５】
Ｇａ２Ｏ３系ＦＥＴ１０は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極１１に閾値以上の電圧を印加すると、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３のα−Ａｌ２Ｏ３基板２との界面近傍にチャネルが形成され、ソース電極１２からドレイン電極１３へ電流が流れるようになる。このとき、α−Ａｌ２Ｏ３基板２はゲート絶縁膜として機能する。
【００１６】
α−Ａｌ２Ｏ３基板２は、α−Ａｌ２Ｏ３単結晶からなる絶縁性の基板であり、０．１μｍ以上、５００μｍ以下の厚さを有することが好ましい。０．１μｍよりも薄い場合は、ゲートリークが生じるおそれがあり、５００μｍよりも厚い場合は、閾値電圧が大きくなりすぎるためである。
【００１７】
ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３は、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等のｐ型ドーパントを含むα−（ＡｌｘＧａ１−ｘ）２Ｏ３（０≦ｘ＜１）の単結晶膜である。ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３は、例えば、１×１０１５／ｃｍ３以上、１×１０１９／ｃｍ３以下の濃度のｐ型ドーパントを含む。また、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３の厚さは、例えば、０．０１〜１０μｍである。
【００１８】
ゲート電極１１、ソース電極１２、及びドレイン電極１３は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、又はＩＴＯ等の導電性化合物からなる。また、ゲート電極２１は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
【００１９】
コンタクト領域１４、１５は、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３中に形成されたｎ型ドーパントの濃度が高い領域であり、それぞれソース電極１２及びドレイン領域１３が接続される。ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３中のα−Ａｌ２Ｏ３基板２との界面近傍にチャネルを形成するためには、コンタクト領域１４、１５はこの界面と交わることが好ましい。その場合、コンタクト領域１４、１５の底部がα−Ａｌ２Ｏ３基板２中に存在する。
【００２０】
コンタクト領域１４、１５は、例えば、１×１０１８／ｃｍ３以上、５×１０１９／ｃｍ３以下の濃度のｎ型ドーパントを含む。
【００２１】
（Ｇａ２Ｏ３系ＦＥＴの製造方法）
α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜の製造方法の一例として、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法による方法を以下に説明する。ＭＢＥ法は、単体あるいは化合物の固体をセルと呼ばれる蒸発源で加熱し、加熱により生成された蒸気を分子線として基板表面に供給する結晶成長方法である。
【００２２】
図２は、α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜の形成に用いられるＭＢＥ装置の一例の構成図である。このＭＢＥ装置１００は、真空槽１０７と、この真空槽１０７内に支持され、α−Ａｌ２Ｏ３基板２を保持する基板ホルダ１０１と、基板ホルダ１０１に保持されたα−Ａｌ２Ｏ３基板２を加熱するための加熱装置１０２と、薄膜を構成する原子又は分子ごとに設けられた複数のセル１０３（１０３ａ、１０３ｂ、１０３ｃ）と、複数のセル１０３を加熱するためのヒータ１０４（１０４ａ、１０４ｂ、１０４ｃ）と、真空槽１０７内に酸素系ガスを供給するガス供給パイプ１０５と、真空槽１０７内の空気を排出するための真空ポンプ１０６とを備えている。基板ホルダ１０１は、シャフト１１０を介して図示しないモータにより回転可能に構成されている。
【００２３】
第１のセル１０３ａには、Ｇａ粉末等のα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜のＧａ原料が充填されている。この粉末のＧａの純度は、６Ｎ以上であることが望ましい。第２のセル１０３ｂには、ドナーとしてドーピングされるｐ型ドーパントの原料の粉末が充填されている。第３のセル１０３ｃには、Ａｌ粉末等のα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜のＡｌ原料が充填されている。第１のセル１０３ａ、第２のセル１０３ｂ、及び第３のセル１０３ｃの開口部にはシャッターが設けられている。
【００２４】
まず、α−Ａｌ２Ｏ３基板２をＭＢＥ装置１００の基板ホルダ１０１に取り付ける。次に、真空ポンプ１０６を作動させ、真空槽１０７内の気圧を１０−１０Ｔｏｒｒ程度まで減圧する。そして、加熱装置１０２によってα−Ａｌ２Ｏ３基板２を加熱する。なお、α−Ａｌ２Ｏ３基板２の加熱は、加熱装置１０２の黒鉛ヒータ等の発熱源の輻射熱が基板ホルダ１０１を介してα−Ａｌ２Ｏ３基板２に熱伝導することにより行われる。
【００２５】
α−Ａｌ２Ｏ３基板２が所定の温度に加熱された後、ガス供給パイプ１０５から真空槽１０７内に、酸素系ガスを供給する。
【００２６】
真空槽１０７内に酸素系ガスを供給した後、真空槽１０７内のガス圧が安定するのに必要な時間（例えば５分間）経過後、基板ホルダ１０１を回転させながら第１のヒータ１０４ａ、第２のヒータ１０４ｂ、及び第３のヒータ１０４ｃにより第１のセル１０３ａ、第２のセル１０３ｂ、及び第２のセル１０３ｃを加熱し、Ｇａ、Ａｌ、ｐ型ドーパントを蒸発させて分子線としてα−Ａｌ２Ｏ３基板２の表面に照射する。
【００２７】
これにより、α−Ａｌ２Ｏ３基板２の主面上にα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶がＭｇ等のｐ型ドーパントを添加されながらエピタキシャル成長し、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３が形成される。なお、Ｍｇ以外のｐ型ドーパントとして、Ｇａ又はＡｌサイトを置換する場合は、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、又はＰｂ等を用いることができ、酸素サイトを置換する場合は、Ｎ又はＰ等を用いることができる。ｐ型ドーパントの添加濃度は、第２のセル１０３ｂの温度により制御することができる。
【００２８】
なお、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３は、ＰＬＤ（Pulsed Laser Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法等により形成されてもよい。
【００２９】
次に、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３内にＳｎ等のｎ型ドーパントをイオン注入することにより、コンタクト領域１４、１５を形成する。なお、注入するイオンはＳｎに限られず、例えば、Ｇａ又はＡｌサイトを置換する場合は、Ｔｉ、ＺＲ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｉ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、又はＢｉを用いることができる。また、酸素サイトを置換する場合は、Ｆ、Ｃｌ、Ｂｒ、又はＩを用いることができる。
【００３０】
注入濃度は、例えば、１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。注入深さは、３０ｎｍ以上であればよい。注入後、注入領域の表面をフッ酸にて１０ｎｍ程度エッチングする。硫酸や硝酸、塩酸などを用いてエッチングしてもよい。その後、窒素雰囲気下で８００℃以上３０ｍｉｎ以上のアニール処理を施し、注入ダメージを回復させる。アニール処理を酸素雰囲気で行う場合は、処理温度を８００℃以上９５０℃以下、処理時間を３０ｍｉｎ以上とすればよい。
【００３１】
なお、コンタクト領域１４、１５の形成方法はイオン注入に限られず、熱拡散法を用いてもよい。この場合、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３のコンタクト領域１４、１５を形成したい領域上にＳｎ等の金属を接触させ、熱処理を施すことによりｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３中にＳｎ等のドーパントを拡散させる。
【００３２】
その後、ゲート電極１１、ソース電極１２、及びドレイン電極１３を形成する。
【００３３】
〔第２の実施の形態〕
第２の実施の形態は、ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３の代わりにアンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜が形成される点において第１の実施の形態と異なる。第１の実施の形態と同様の点については、説明を省略又は簡略化する。
【００３４】
（Ｇａ２Ｏ３系半導体素子の構成）
図３は、第２の実施の形態に係るＧａ２Ｏ３系ＦＥＴの断面図である。Ｇａ２Ｏ３系ＦＥＴ２０は、α−Ａｌ２Ｏ３基板２上に形成されたアンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４と、アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４上に形成されたソース電極１２及びドレイン電極１３と、アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４中にソース電極１２及びドレイン電極１３の下にそれぞれ形成されたコンタクト領域２４、２５と、α−Ａｌ２Ｏ３基板２のアンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４と反対側の面上の、コンタクト領域２４とコンタクト領域２５との間に形成されたゲート電極１１とを含む。
【００３５】
Ｇａ２Ｏ３系ＦＥＴ２０は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極１１に閾値以上の電圧を印加すると、アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４のα−Ａｌ２Ｏ３基板２との界面近傍にチャネルが形成され、ソース電極１２からドレイン電極１３へ電流が流れるようになる。このとき、α−Ａｌ２Ｏ３基板２はゲート絶縁膜として機能する。
【００３６】
アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４は、ドーパントを含まない高抵抗のα−（ＡｌｘＧａ１−ｘ）２Ｏ３（０≦ｘ＜１）の単結晶膜である。結晶欠陥等により弱い導電性を有する場合もあるが、電気抵抗が十分高いため、ゲート電極１１に電圧を印加することなくソース電極１２からドレイン電極１３へ電流が流れることはない。また、アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４の厚さは、例えば、０．０１〜１０μｍである。
【００３７】
アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４の形成方法は、例えば、第１の実施の形態のｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜３の形成方法からｐ型ドーパントを注入する工程を省いたものである。
【００３８】
ゲート電極１１、ソース電極１２、及びドレイン電極１３は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、又はＩＴＯ等の導電性化合物からなる。また、ゲート電極２１は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
【００３９】
コンタクト領域２４、２５は、アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４中に形成されたｎ型ドーパントの濃度が高い領域であり、それぞれソース電極１２及びドレイン領域１３が接続される。アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜４中のα−Ａｌ２Ｏ３基板２との界面近傍にチャネルを形成するためには、コンタクト領域２４、２５はこの界面と交わることが好ましい。その場合、コンタクト領域２４、２５の底部がα−Ａｌ２Ｏ３基板２中に存在する。
【００４０】
コンタクト領域２４、２５は、例えば、１×１０１８／ｃｍ３以上、５×１０１９／ｃｍ３以下の濃度のｎ型ドーパントを含む。
【００４１】
（実施の形態の効果）
本実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜を形成し、そのα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜を用いて、高品質のＧａ２Ｏ３系半導体素子を形成することができる。また、これらのＧａ２Ｏ３系半導体素子は、高品質なα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜をチャネル層として用いるため、優れた動作性能を有する。
【００４２】
なお、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記実施の形態において、Ｇａ２Ｏ３系半導体素子をｎ型半導体素子として説明したが、ｐ型半導体素子であってもよい。この場合、各部材の導電型（ｎ型又はｐ型）が全て逆になる。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
【００４３】
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【００４４】
２…α−Ａｌ２Ｏ３基板、 ３…ｐ型α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜、 ４…アンドープα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜、 １０、２０…Ｇａ２Ｏ３系ＦＥＴ、 １１…ゲート電極、 １２…ソース電極、 １３…ドレイン電極、 １４、１５、２４、２５…コンタクト領域
【特許請求の範囲】
【請求項１】
α−Ａｌ２Ｏ３基板上に形成されたα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶（０≦ｘ＜１）からなるα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜と、
前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜上に形成されたソース電極及びドレイン電極と、
前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜中に形成され、前記ソース電極及び前記ドレイン電極にそれぞれ接続された第１のコンタクト領域及び第２のコンタクト領域と、
前記α−Ａｌ２Ｏ３基板の前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜と反対側の面上の、前記第１のコンタクト領域と前記第２のコンタクト領域との間に形成されたゲート電極と、
を含むＧａ２Ｏ３系半導体素子。
【請求項２】
前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜はｐ型であり、
第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、
請求項１に記載のＧａ２Ｏ３系半導体素子。
【請求項３】
前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜は、ドーパントを含まない高抵抗の領域であり、
第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、
請求項１に記載のＧａ２Ｏ３系半導体素子。
【請求項１】
α−Ａｌ２Ｏ３基板上に形成されたα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶（０≦ｘ＜１）からなるα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜と、
前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜上に形成されたソース電極及びドレイン電極と、
前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜中に形成され、前記ソース電極及び前記ドレイン電極にそれぞれ接続された第１のコンタクト領域及び第２のコンタクト領域と、
前記α−Ａｌ２Ｏ３基板の前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜と反対側の面上の、前記第１のコンタクト領域と前記第２のコンタクト領域との間に形成されたゲート電極と、
を含むＧａ２Ｏ３系半導体素子。
【請求項２】
前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜はｐ型であり、
第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、
請求項１に記載のＧａ２Ｏ３系半導体素子。
【請求項３】
前記α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶膜は、ドーパントを含まない高抵抗の領域であり、
第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、
請求項１に記載のＧａ２Ｏ３系半導体素子。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１３−５８６３７（Ｐ２０１３−５８６３７Ａ）
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１１−１９６４３８（Ｐ２０１１−１９６４３８）
【出願日】平成２３年９月８日（２０１１．９．８）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２３年度、独立行政法人新エネルギー・産業技術総合開発機構「省エネルギー革新技術開発／挑戦研究（事前研究一体型）／超高耐圧酸化ガリウムパワーデバイスの研究開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（３９０００５２２３）株式会社タムラ製作所 (526)
【出願人】（３０１０２２４７１）独立行政法人情報通信研究機構 (1,071)
【出願人】（５０４１３２２７２）国立大学法人京都大学 (1,269)
【Ｆターム（参考）】
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願日】平成２３年９月８日（２０１１．９．８）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２３年度、独立行政法人新エネルギー・産業技術総合開発機構「省エネルギー革新技術開発／挑戦研究（事前研究一体型）／超高耐圧酸化ガリウムパワーデバイスの研究開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（３９０００５２２３）株式会社タムラ製作所 (526)
【出願人】（３０１０２２４７１）独立行政法人情報通信研究機構 (1,071)
【出願人】（５０４１３２２７２）国立大学法人京都大学 (1,269)
【Ｆターム（参考）】
[ Back to top ]