GeリッチなGST−212相変化材料
【課題】本発明の主な目的は、GeリッチなGST−212相変化材料を提供することにより、従来のGST−225の相変化メモリよりも高い結晶化温度、低いリセット電流要件及び優れた保持率を有することができる。
【解決手段】相変化材料は、Ge原子濃度xは、30%〜65%の範囲内にあり、Sb原子濃度yは、13%〜27%の範囲内にあり、Te原子濃度zは、20%〜45%の範囲内にある。このような材料のGeリッチな族も記載されている。そのような材料を含む集積回路に適したメモリデバイスは記載されている。
【解決手段】相変化材料は、Ge原子濃度xは、30%〜65%の範囲内にあり、Sb原子濃度yは、13%〜27%の範囲内にあり、Te原子濃度zは、20%〜45%の範囲内にある。このような材料のGeリッチな族も記載されている。そのような材料を含む集積回路に適したメモリデバイスは記載されている。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、相変化メモリベースの材料に基づいて、高密度メモリデバイスに関する。
【背景技術】
【0002】
相変化メモリベースの材料は、カルコゲナイド系材料及び類似の材料のように、集積回路の実装に適したレベルにおいて、電流の応用による非結晶状態と結晶状態との間の位相を変化させることができる。通常の非結晶状態は、通常の結晶状態よりも高い電気抵抗を有することを特徴とし、データを示すように容易に検出できる。これらの特性は、プログラム可能な抵抗材料を使用して不揮発性メモリ回路を形成する関心を引き起こし、ランダムアクセスで読み取む、又は書き込むことができる。
【0003】
一般的には、非結晶状態から結晶状態までの変化は、より低い電流操作である。結晶状態から非結晶状態までの変化は、リセットと呼ばれ、一般的により高い電流操作であり、短い高電流密度パルスを含んで結晶構造を融解または破壊する。その後、相変化材料を迅速に冷却し、相変化プロセスを急冷し、相変化材料の少なくとも一部を、非結晶状態を安定化する。
【0004】
相変化メモリでは、データが非結晶と結晶状態との間の相変化材料の活性領域における変化を引き起こすことによって格納されている。低抵抗の結晶セット状態の最高抵抗R1と高抵抗の非結晶リセット状態の最低抵抗R2との差異は、非結晶リセット状態から結晶セット状態におけるセルを区別するように使用されるリードマージン(read margin)を定義する。メモリセルに格納されたデータは、メモリセルが低抵抗状態または高抵抗状態に対応する抵抗を有するかどうかを決定することにより、例えば、メモリセルの抵抗値がリードマージン内の抵抗しきい値よりも高い又は低いかどうかを測定することにより決定される。
【0005】
GST−225族内の材料は、“GeSbTe三元合金の構造,電気,及び動力学パラメータ”(E.MORALES−SANCHEZ、Thin Solid Films471(2005)243−247)で報告されたSb2Te3とGeTeタイラインに沿うGeSbTe組成物を含む。GST−225族内の材料から製造される従来の相変化メモリセルは、上昇する温度で非結晶リセット状態から結晶セット状態に望ましくない変化を得ることが観察されている。上昇する温度でのアレイ内のメモリセルの活性領域内の相変化材料の望ましくない変化は、誤りデータの作成及び格納されたいデータの損失が得られる。GST−225の相変化メモリセルの熱安定性を向上させるための努力は、より遅いセットとリセット速度で、より高いリセット電流によって操作し、結晶セット状態の低抵抗と非結晶状態の高抵抗との差異の減少を有している。
【0006】
上昇操作温度で非結晶リセット状態から結晶セット状態に望ましくない変化を防止するために、高い結晶化温度を有する相変化メモリ材料を提供することが望ましい。相変化メモリ材料は、リセット状態の抵抗値範囲とセット状態の抵抗値範囲との大きな差異を維持することがさらに望ましい。相変化メモリ材料は、高いセット及びリセット速度を維持しながら、高い結晶化温度を有することも望ましい。最後に、相変化メモリ材料は、従来のGST−225相変化メモリ材料よりも低リセット電流で設定され、セット結晶状態からリセット結晶状態に変化することができることが望ましい。
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の主な目的は、GeリッチなGST−212相変化材料を提供することにより、従来のGST−225の相変化メモリよりも高い結晶化温度、低いリセット電流要件及び優れた保持率を有することができる。
【課題を解決するための手段】
【0008】
GST−212族の材料及びGeリッチなGST−212族の材料における相変化メモリ材料は、当技術分野で使用された典型的なGST−225の相変化メモリよりも高い結晶化温度、低いリセット電流要件及び優れた保持率を有することができる。GST−212族内の材料は、170°Cより高い結晶化温度を有している。前記材料は、GST−225の相変化メモリ材料に比べて、速いセット速度を有しながら、高い結晶化温度を維持する。
【0009】
GST−212族内の相変化メモリ材料は、GST−225族内の材料に比べて、減少されたリセット電流を有している。本明細書に記載されている相変化メモリ材料は、バックエンドオブライン(BEOL)処理中の上昇温度に暴露された後、粒径に大きな間隙を形成しなく且つ大きな変動を保持しない。さらに、本明細書に記載されている相変化メモリ材料は、上昇温度に暴露が延長された後、非結晶リセット状態に維持する。
【0010】
GST−212族内の相変化メモリ材料は、上昇温度で操作サイクルが繰り返された後、非結晶リセット状態の高抵抗と結晶セット状態の低抵抗との間の抵抗値に大きな差を維持する。GST−212族内の材料は、生成支配機構により結晶化され、対照的に、GST−225族内の材料は、核生成支配機構により結晶化される。
【0011】
GST−212族からの相変化メモリ材料から製造されたメモリセル装置は、本明細書に記載されているGST−225よりも高い結晶化温度を有する。メモリセル装置は、メモリセルのアレイが含まれている。各メモリセルは、メモリセルのメモリ素子に結合された第一電極及び第二電極を含む。メモリ素子は、セットとリセット状態との間の相変化が実質的に発生する活性領域を含む。
【0012】
本明細書に記載されているメモリセル装置の製造方法は、GST−225よりも高い結晶化温度を有する相変化メモリ材料を使用する。
【0013】
本願明細書に記載された技術の他の態様及び利点は、以下の図面、発明の詳細説明及び特許請求範囲に見ることができる。
【発明の効果】
【0014】
本発明は、GeリッチなGST−212相変化材料の組成を改善することにより、GST−225の相変化メモリよりも高い結晶化温度、低いリセット電流要件及び優れた保持率を有することができる。
【図面の簡単な説明】
【0015】
【図1】様々な原子パーセント濃度でのGST組成物の結晶化温度を有する三元系相図である。
【図2】GST−212族とGST−225族の材料抵抗を温度関数として示す図である。
【図3】両方のGST−212族とGST−225族からの材料のセルの正規化数関数としてのリセット電流のプロットである。
【図4】GST−212族内の材料のための温度関数としての時間分解X線回折データである。
【図5(a)】バックエンドオブライン処理後のGST−225族内の材料の透過型電子顕微鏡(TEM)影像である。
【図5(b)】バックエンドオブライン処理後のGST−212族内の材料のTEM影像である。
【図6(a)】GST−212族内の材料の堆積されたサンプルのためのレーザーパワーと持続時間との関数としての反射率変化のプロットである。
【図6(b)】GST−212族内の材料のレーザー溶融急冷サンプルのためのレーザーパワーと持続時間との関数としての反射率変化のプロットである。
【図7(a)】結晶セット状態からのGST−212族からの最適なパフォーマンス特性を有する材料のサンプルの非結晶化製図である。
【図7(b)】様々な消去仕事率のパルス時間で、GST−212族からの最適なパフォーマンス特性を有する材料のための消去仕事率の関数としての結晶化断片のプロットである。
【図8】GST−212族からの最適なパフォーマンス特性を有する材料から製造された相変化メモリ装置のR−I曲線である。
【図9】GST−212族からの最適なパフォーマンス特性を有する材料のためのをセット速度の関数としての結晶セット状態の抵抗のシュムプロット(Shmoo plot)である。
【図10】GST−212族とGST−225族の両方の様々な材料のためのセットパルスの時間関数としてのセット抵抗のプロットである。
【図11】GST−212族からの最適なパフォーマンス特性を有する材料を製造されたメモリセルの操作サイクルの関数としての結晶セット状態と非晶質リセット状態の両方のセル抵抗である。
【図12】抵抗の関数としてのGST−212族からの最適なパフォーマンス特性を有する材料から製造されたメモリセルのビット数のプロットである。
【図13】様々な期間の時間に、190°Cの曝露後の抵抗値の関数としてのGST−212族からの最適なパフォーマンス特性を有する材料から製造されたメモリセルのビット数のプロットである。
【図14】様々な期間の時間に、190°Cの曝露後の抵抗値の関数としてGST−225族からの材料から製造されたメモリセルのビット数のプロットである。
【図15】GST−212族からの材料のバルク化学量論を有する材料から製造されたメモリ素子を有するメモリセルの断面図である。
【図16】GST−212族からの材料のバルク化学量論を有する材料から製造されたメモリ素子の別の設計のメモリセルの断面図である。
【図17】GST−212族からの材料のバルク化学量論を有する材料から製造されたメモリ素子の別の設計のメモリセルの断面図である。
【図18】スパッタリングシステムを介してGST−212のメモリ装置を製造する方法の概略図である。
【図19】別のスパッタリングシステムを介してGST−212のメモリ装置を製造する方法の概略図である。
【図20】スパッタリングシステムを用いてGST−212相変化材料の層を形成するためのプロセスフローである。
【図21】GST−212材料からのメモリセルを製造するための製造プロセスフローである。
【図22】GST−212材料から製造されたメモリセルのアレイを実行する集積回路の概略ブロック図である。
【発明を実施するための形態】
【0016】
以下のように、本発明を実施例に基づいて詳述するが、あくまでも例示であって、本発明の範囲はこれらの実施形態に限定されない。本発明の範囲は、特許請求の範囲に記載されており、さらに特許請求の範囲の記載と均等な意味及び範囲内での全ての変更を含んでいる。
【0017】
本発明の実施形態に係る詳細な説明は、図1から図22を参照して提供されている。
【0018】
図1は、様々な原子パーセント濃度で、点位置のグレースケールコーディングを使用する結晶化温度を示す三元系相図であり、その点位置は、GeSbTe(以下にはGST)組成物に対応する。本発明の一実施形態に係る高い結晶化温度の組成物は、一般的にGe/Sb2Te3対応線104に沿って配置されており、Ge2Sb1Te2に似ている(Ge2Sb1Te2を包含する)濃度を有する材料を含む。ここに呼ばれる"GST−212族"の材料グループは、形状102に含まれ、GexSbyTez族を含む。その中、Geの原子パーセント濃度は、30%〜65%の範囲内にあり、Sb原子パーセント濃度は、13%〜27%の範囲内にあり、Te原子パーセント濃度は、20%〜45%の範囲内にある。
【0019】
ここに呼ばれる"GeリッチなGST−212族"の材料グループは、形状102によって包含され、ここで、Geの最小濃度は40%である。本明細書に記載されたGeリッチなGST−212族内での材料は、200°Cを超える結晶化温度を有し、その結晶化温度は、典型的なGST−225族の材料よりも少なくとも50℃以上を超える。さらに、本明細書に記載の材料は、典型的なGST−225族の材料よりも約30%低いリセット電流で操作可能である。
【0020】
新しい相変化材料を発展させるための重要な原因は、相変化材料の抵抗である。装置が必要とするリセット電流を決定するため、結晶状態の抵抗値が特に重要である。GST−225の場合には、結晶状態の抵抗が非常に低いため、非常に高いリセット電流を必要としてリセットされる。発明者は、GST−212族とGeリッチなGST−212族を発見した。より高いGe濃度は、結晶状態の高抵抗に導くため、低いリセット電流を必要とする。
【0021】
したがって、GeリッチなGST−212の抵抗値は、GST−212の抵抗値に近い、又、両方は、GeプアなGST−212よりも大きい抵抗を有している。GeリッチなGST−212のリセット電流は、GST−212のリセット電流に近い、両方は、GeプアなGST−212よりも低いリセット電流を有している。GST−212およびGeリッチなGST−212の比較について、転移温度Txは、GeリッチなGST−212の方が高くなるため、保持を更に向上させることができる。
【0022】
GST−225と比較し、十分に速い速度(GST−225よりも遅いが、それでも十分に速い)を有する時、GeリッチなGST−212は、高いTx及び結晶状態の高抵抗を有する材料であり、低いリセット電流と優れた耐久性と組み合わせて成る。
【0023】
GeリッチなGST−212の材料は、Ge−Sb2Te3相図対応線104の周りに最も高いGe濃度側での点にある材料を含み、前記対応線104が相図でのGe2Sb1Te2の点に通じる。図1に示されたGeリッチなGST−212の材料は、形状102によって包含されるエリア内にある組成物を有する材料であり、前記材料は、200℃以上の結晶化温度を有することになる。代表的な組成物は、図1に示された位置105でのGeSbTe系材料であり、Ge原子パーセント濃度は約42.9%であり、Sb原子パーセント濃度は、約20.5%であり、Te原子パーセント濃度は、約36.6%であり(以下の「代表的な組成物」)、テストで優れた特性を示している。このような代表的な組成の向上させるパフォーマンス特性は、約250℃での結晶化温度を含む。増加した結晶化温度は、上昇温度でのデータ保持及び装置のパフォーマンスを向上させる。さらに、向上させるパフォーマンス特性は、GST−225族の材料から製造されたメモリ装置に必要なリセット電流よりも30%少ないリセット電流が含まれている。減少したリセット電流は、低い電力レベルでも簡単な装置のプログラミングを可能にする。
【0024】
GST−225族の材料は、図1に示され、楕円形108によって包含されるエリア内にある組成物を有する材料である。このようなGST−225族の材料は、三元系相図でのSb2Te3−GeTe対応線に沿って又は近づいているGeSbTe組成物を含む。前記三元系相図に示すように、GST−225族内の材料の組成物は、150℃以下の結晶化温度を有している。より高い温度で操作される相変化メモリ装置には、このような低結晶化温度は、減少するデータ保持が得られる。温度が増加すると、非結晶相変化材料の部分は、非結晶リセット状態から結晶セット状態に結晶化する。データを格納するために使用される相変化材料の結晶セット状態と非結晶リセット状態との間の抵抗率は異なる。従って、メモリセル内の相変化材料は上昇温度で非結晶から結晶状態に変化すると、誤りデータが作成され、メモリ装置内に保存される。さらに、上昇温度での非晶質から結晶状態までの変化は、必要な格納されているデータの損失に導く。故に、低い結晶化温度は、メモリ装置内の乏しいデータ保持及び必要なメモリ装置のパフォーマンス特性の劣化に繋がる。
【0025】
増加した結晶化温度は、GeプアなGST−212族内の材料に観察される。GeプアなGST−212族内の材料は、図1に示す形状102内に、30%〜40%の範囲内にあるGeの原子パーセント濃度を有する材料を含む。GeプアなGST−212族内の材料は、GeリッチなGST−212族の材料のような結晶化温度を劇的に上昇することを有していない。しかし、GeプアなGST−212族内の材料は、依然として170℃から200℃までの間の結晶化温度を有している。
【0026】
本明細書に記載された材料は、ドープされたカルコゲナイドを用いて、導電性、転移温度、融解温度、及びメモリ素子の他の特性を変更するように、不純物をドープすることができる。カルコゲナイドのドーピングに使用される代表的な不純物は、例えば米国特許第6800504、米国特許第7893419を参照し、窒素、ケイ素、酸素、二酸化ケイ素、窒化ケイ素、銅、銀、金、アルミニウム、酸化アルミニウム、タンタル、酸化タンタル、窒化タンタル、チタン及びチタン酸化物が含まれている。したがって、GST−212族内の材料は、結晶化温度を更に高め、リセット電流を下げ、他の所望の材料の性能面を向上させるように、不純物をドープすることができる。
【0027】
GeリッチなGST−212族内の材料は、図1に示すように、GST−225族の材料よりも高い結晶化温度を有している。GeリッチなGST−212族内の代表的な材料は、約200℃〜315℃までの範囲の結晶化温度を有している。GeリッチなGST−212族内の材料のより高い結晶化温度は、装置パフォーマンスの改善及びデータ保持が得られる。具体的には、上昇操作温度での相変化メモリ材料は、非結晶リセット状態から結晶セット状態に変化させなく、この変化は、誤りデータの作成及び望ましい保存データの損失により、好ましいパフォーマンス特性の低下が得られる。
【0028】
図2は、GST−225(軌跡124)、GST−212(軌跡120)、GeプアなGST−212(軌跡123)、及びGeリッチなGST−212の組成の抵抗対温度曲線(軌跡122)を比較する。より高い転移温度Txに加えて、GeリッチなGST−212族の代表的な組成物は、結晶状態でGST−225よりも高い抵抗を示し、リセット電流を減らすことができる。
【0029】
GST−225の抵抗率(124)は、約150℃の温度で劇的に減少し始め、GST−225の結晶化温度は約150℃であることを示している。GST−212の抵抗率(120)は、約200℃の温度で劇的に減少し始め、GST−212の結晶化温度は約200℃であることを示し、GST−225よりも約50℃高い結晶化温度があるため、上昇温度で所望のパフォーマンス特性及び改良されたデータ保持を実現する。GeリッチなGST−212族(124)内の代表的な組成物の抵抗は、約250℃の温度で劇的に減少し始め、約250℃の結晶化温度を示している。
【0030】
結晶セット状態から非結晶リセット状態にGST−212族内の材料を変換するために、必要とされるリセット電流は、GST−225族内の材料のためのリセット電流よりも約30%少なくなる。リセット電流は、結晶セット状態から非結晶リセット状態に相変化メモリ材料を変化させるために必要な電流量である。このリセット電流は、結晶化材料の一部が溶けるように、相変化メモリ材料の温度を最大溶融温度に変化させる。相変化材料の溶融部は、迅速に急冷することによって非結晶リセット状態に固化する。あるいは、セット電流は、非結晶リセット状態から結晶セット状態に相変化メモリ材料を変化させるために必要な電流量である。セット電流は、相変化メモリ材料を、最大の溶融温度を超えないように、非結晶リセット状態から結晶セット状態に変化させるため、相変化メモリ材料は、非結晶リセット状態から結晶化する。
【0031】
図2に示すように、結晶セット状態128でのGST−225材料の抵抗は、0.01Ω-cmの以下である。結晶セット状態130におけるGST−212材料の抵抗及び結晶セット状態132におけるGeリッチなGST−212族の代表的な組成物の抵抗は、温度の全範囲にわたって、0.01Ω-cm以上(約0.05Ω-cm)に維持する。結晶状態におけるGST−212族内の材料の抵抗は、GST−225族内の材料よりも高くなり、GST−212およびGeリッチなGST−212族の代表的な組成物の両方を含む。従って、結晶セット状態から非結晶リセット状態に材料を変化させるために、低いリセット電流の必要がある。故に、GST−212族内の材料は、GST−225族内の材料よりも30%低いリセット電流を有することができる。
【0032】
図3は、GeリッチなGST−212族の材料の低いリセット電流を示し、様々なGST組成物のためのセルの正規化数関数としてのリセット電流のプロットである。130で表され、GeリッチなGST−212族の代表的な組成物から製造されたセルの正規化数のリセット電流は、132で表されるGST−225の材料から製造されたセルの正規化数のリセット電流よりも低くなる。
【0033】
具体的には、GeリッチなGST−212から製造されたセルの50%の正規化数のリセット電流は、450μA程度である。GST−225から製造されたセルの50%の正規化数のリセット電流は、700μA程度である。GeリッチなGST−212とGST−225との間のリセット電流の差異は、正規化されたセルの割合の全範囲にわたって一定のままである。したがって、GeリッチなGST−212族のセットからリセット状態に材料を変化させるために、必要とされるリセット電流は、テストされたGST−225族内の材料のリセット電流よりも約30%少なくなる。
【0034】
GST−212族内の代表的な材料は、GST−225族内の材料と比較して、バックエンドオブライン(BEOL)処理中に、多数の間隙を形成することができない。BEOLプロセス中に導入される前記間隙は、より低い温度でもリセット状態における非結晶材料の結晶化を起こし(トリガーし)、継続的に典型的なメモリセル装置のパフォーマンスに関連付けられているセット及びリセットサイクルの全体に亘る。従って、このような間隙は、データ保持率を減少させ、且つ誤りデータが格納されるチャンスを増やすことによって、所望のパフォーマンス特性が更に低下する。
【0035】
さらに、大粒径の変化は、BEOLプロセス中にGeリッチなGST−212族内の材料のために作成されていなく、BEOLプロセス中にGST−212族内の材料のために作成される。そのような粒径の変化は、装置操作中のセットとリセット状態との間に繰り返される変化の後、材料内の欠陥を導入するのに役立つ。前記欠陥は、前述のように、非結晶相変化材料の結晶を起こし、パフォーマンス特性を低下させる。
【0036】
BEOLプロセス中の間隙及び粒径の大きな変化の形成は、BEOLプロセスの上昇温度で立方晶構造から六方最密充填(HCP)結晶構造への変化に起因している。HCP構造におけるGST材料の大きな列のような構造は、大規模な間隙や材料内の結晶粒径の変化の生成を促進している。図4は、GeリッチなGST−212族内の材料のための温度関数としての時間分解X線回折データを示す。図4から明らかなように、266℃でのGeリッチなGST−212族内の材料は、実質的に立方晶構造を有している。比較のために、GST−225族内の材料は、380℃で立方晶構造からHCP構造への変化が発生する。GST−212族内の材料は、六方晶系の立方晶から遥かに高い温度の変化を有することができる。この族内の少なくともいくつかの材料について、GeリッチなGST−212族内の材料は、500℃以上の温度で立方晶構造からHCP構造への変化が発生する。BEOLプロセスが約400℃の温度で発生するので、GeリッチなGST−212族内の材料は、GST−225族内の材料のような結晶HCP構造に変化しない。したがって、結晶HCP構造を有する材料の特性である粒径の間隙と粒径の変化は、BEOLプロセスの後のGST−212族の材料に存在しない。
【0037】
図5(a)は、BEOLプロセスの後のGST−225族内の材料の透過型電子顕微鏡(TEM)影像である。図5(b)は、BEOLプロセスの後のGeリッチなGST−212族内の材料のTEM影像である。図5(a)は、20nmのサイズ範囲を有する間隙を示して、GST−225族からの物質に存在している。しかし、このような間隙は、図5(b)に存在しなく、GeリッチなGST−212族の代表的な組成物の影像である。さらに、GST−225族の材料における粒径の大きな変動があることは明白である。このような粒径の大きな変動は、粒径が約20nmに維持し、GeリッチなGST−212族の材料に存在しない。したがって、BEOLプロセスの後、間隙や粒径の大きな変動を含む欠陥が、GeリッチなGST−212族の材料に存在しない。これにより、装置のパフォーマンスが向上し、データの損失や誤りデータの作成の可能性を減らすことができる。
【0038】
GST−212族内の材料は、GST−225族内の材料よりも高い活性化エネルギーEaを有する。キッシンジャー法は、約42.9%のGe原子パーセント濃度、約20.5%のSb原子パーセント濃度及び約36.6%のTe原子パーセント濃度を有する代表的な組成物の活性化エネルギーを抽出するために使用されている。キッシンジャー法は、異なる昇温速度に応じて、GeSbTeの材料ごとに観測された結晶の変化に基づいて使用される。
【0039】
代表的な組成物の活性化エネルギーは、4.25eVである。また、GST−225族内の材料の活性化エネルギーは、2.65eVである。代表的な組成物は、GST−225族の材料よりも約2eV大きい活性化エネルギーを有する。前記高い活性化エネルギーは、GST−212族内の材料の高い結晶化温度の指標である。具体的には、熱エネルギーの高い量が結晶セット状態から非結晶リセット状態への変化を開始する必要がある。GeリッチなGST−212族内の材料は、非結晶状態から結晶状態に変化する前に、より多くの熱エネルギーを受け取ることができ、結果としてより高い結晶化温度が得られる。より高い結晶化温度の利点は、前に述べた。
【0040】
図6(a)と図6(b)は、図6(a)のように堆積し、又は図6(b)のようにレーザー溶融急冷の代表的な組成物のためのレーザパワーと持続時間との関数としての反射率変化を示す。図6(b)に示すように、40ns/40mWでのレーザーパルスは、結晶セット状態から非結晶リセット状態への変化を生成するために十分である。このような40nsのパルス時間は、約30nsのパルス時間と比較できて、結晶セット状態から非結晶リセット状態にGST−225族から材料を変化するためのものである。
【0041】
図7(a)は、結晶セット状態からの約42.9%のGe原子パーセント濃度、20.5%のSb原子パーセント濃度、及び36.6%のTe原子パーセント濃度を有する代表的な組成物のサンプルの非結晶化製図を示す。図7(b)は、消去仕事率の関数としての代表的な組成物の材料のサンプルの結晶化断片を示す。消去仕事率は、書き込み条件に直接関連していることは明らかである。GST−212族内の材料の結晶化は、GST−225族内の材料に観察されるではなく、成長支配変化プロセスよりも核成長支配変化プロセスを介して行われることを示す。GST−212族内の材料の結晶化は、核成長支配変化プロセスよりも成長支配変化プロセスを介して行われると、材料内の欠陥が存在し、容易に結晶化を促進していない。したがって、GST−212族の材料は、欠陥が存在する時、GST−225族からの材料のように低い温度で結晶化することができない。
【0042】
GST−212族内の材料を非結晶リセット状態から結晶セット状態に変化させるために必要な時間も、セット速度として知られており、GST−225族内の材料のためのセット速度に似ている。図8は、約42.9%のGe原子パーセント濃度、約20.5%のSb原子パーセント濃度及び約36.6%のTe原子パーセント濃度を有する代表的な組成物から製造された相変化メモリ装置のR−I曲線を示す。
【0043】
図8でのテストされたメモリセルは、30nmから50nmまでの第一電極を有している。図8に示すように、抵抗は、80nsのセットパルス電流を用いて、106と107Ωとの間の非結晶リセット状態の抵抗から、105Ω以下の結晶セット状態の抵抗に落とす。このセットパルス電流の時間は、図9にさらに示され、図9は、セット速度の関数としての結晶セット状態の抵抗のシュムプロット(Shmoo plot)である。図9でのデータを生成するためにテストされたメモリセルは、図8のデータを生成するために使用された前述のメモリセルと同じである。図9から明らかなように、80nsのセット速度を用いて、100kΩの結晶セット状態の抵抗が達成される。GeリッチなGST−212族内の材料の80nsのセット速度は、GST−225族内の材料から製造された装置でセット速度に比較できる。従って、GST−212族の材料を形成するようにGeを加えると、より高い温度でメモリセルのパフォーマンスを向上させ、且つ高いセット速度を維持する。このような高いセット速度は、GST−225族における材料から製造されたメモリセルの有益な特徴である。
【0044】
図10は、GST−212族とGST−225族の両方の様々な材料のためのセットパルスの時間関数としてのセット抵抗のグラフである。図10のデータを生成するために使用されるメモリセルは、図8と図9のデータを生成するために使用される前述装置と同じである。図10は、80nsのセット速度を用いて、結晶セット状態の抵抗が達成されることを示す。図10に示すように、105Ω以下のセット結晶状態の抵抗を達成するために、GST−212の材料に使用されたセットパルス時間の長さを用いて、GST−225のセット結晶状態の抵抗に使用されたセットパルス時間に比較し得る。これは、上昇温度での装置のパフォーマンス特性が改善されている時、所望の高いセットパルス時間はまだ保存されていることを更に示す。
【0045】
GST−212族内の材料は、GST−225がドープされていないものよりもわずかに高い抵抗ドリフト係数を有する。図11は、セット状態とリセット状態との間のメモリセルを変化させる各サイクルの関数としての結晶セット状態と非晶質リセット状態の両方のセル抵抗を示す。図11のデータを生成するために使用されるテストメモリセルは、図8と図9のデータを生成するために使用される構造と同じである。さらに、このようなメモリセルは、GST−212族内で最適なパフォーマンス特性材料から製造されている。図11に示すように、GST−212族内の材料の抵抗ドリフト係数は0.102である。この抵抗ドリフト係数は、ドープされていないGST−225族内の材料の典型的な抵抗ドリフト係数よりもわずかに0.096くらい高くなる。したがって、通常の操作温度で、GST−212族内の材料から製造されるメモリセルは、多数の操作サイクルの間に、セットとリセット状態の両方の抵抗値を大幅に変化させていない。そのような望ましいパフォーマンス特性は、ドープされていないGST−225族内の材料から製造されるメモリセルにおいて観察される多数の操作サイクルの間に、セットとリセット状態の抵抗値の変化不足の特性に似ている。
【0046】
図12は、約42.9%のGe原子パーセント濃度、約20.5%のSb原子パーセント濃度及び約36.6%のTe原子パーセント濃度を有する代表的な組成物から製造されたメモリセルのビット数を示す。図12に示されるように、装置のテストの時に、アレイ内の104個のメモリセルは、セット状態の抵抗値を保持し、且つアレイ内の104個以上のメモリセルは、リセット状態の抵抗値を保持する。結晶セット状態の抵抗値の変化は、5kΩと20kΩとの間の狭い範囲に限られている。一方、非結晶リセット状態の抵抗値の変化は、400kΩと2000kΩとの間の狭い範囲に限られている。限定され且つ分離された範囲における抵抗値の狭い分布は、前述の所望のパフォーマンス特性をさらに示し、そこで、セットとリセット状態の抵抗値は、多数の操作サイクルの後、狭い範囲内で、独立を維持し且つ相対的に一定に維持する。
【0047】
GST−212族内の材料から製造されるメモリセルは、高いデータ保持レベルを維持し、長時間の高温に曝露した後、誤りデータの作成の低いインスタンスがある。図13は、メモリセルが190°Cで長い時間に曝露された後、代表的な組成物から製造されたメモリセルのアレイ用のビット数をリセット状態抵抗値の関数として示す。図13のデータを生成するために使用されるメモリセルは、図8と図9のデータを生成するために使用されたものと同じである。メモリセルは、最大時間が1〜6時間に焼いた。メモリセルは、6時間に焼いた後、わずか1時間焼いたメモリセルと同じなリセット状態の抵抗値を保持した。したがって、GST−212族から製造されたメモリセルは、上昇温度で長い時間に曝露され、繰り返し循環操作中に非結晶リセット状態の抵抗値を維持することが可能である。
【0048】
図14は、メモリセルが190°Cで様々な時間に曝露された後、SiO2がドープされたGST−225族内の材料から製造されたメモリセルのアレイ用のビット数をリセット状態抵抗値の関数として示す。SiO2がドープされたGST−225族内の材料から製造されたメモリセルのアレイは、190°Cの温度で1〜6時間に曝露された。図14は、様々な時間に上昇温度で曝露された後、メモリセルアレイの非結晶リセット状態の抵抗を示す。図14から明らかなように、高い非結晶リセット状態の抵抗にあるアレイにおけるメモリセルの数は、190℃の温度でわずか1時間に暴露された後、劇的に低下していた。一方、図13に示すように、GST−212族内の材料から製造されたメモリセル、190℃の温度で6時間に露出された後、2000kΩのように高い維持アモルファスリセット状態の抵抗値に示すように、したがって、GST−212族の材料から製造されたメモリセルは、GST−225族における材料から製造されたメモリセルに対照させ、優れたデータ保持率などの優れた高温パフォーマンス特性を維持する。
【0049】
図15は、GST−212材料から製造されるメモリセル300の断面図を示す。メモリセル300は、メモリ素子302を含み、メモリ素子302は、メモリ材料の本体で構成され、そこで、相変化メモリ材料のバルク化学量論は、GST−212族にある。メモリセル300は、活性領域304を含む。メモリセル300は、第一電極306を含み、第一電極306は、誘電体層308を介して延び、メモリ素子302の底面に接触する。第二電極310は、メモリ素子302に形成され、第一電極306と第二電極310との間に、メモリ素子302を介して電流を生成する。第一および第二電極306及び310は、例えば、TiNやTaNを含むことができる。又、第一および第二電極306及び310のそれぞれは、W、WN、TiAlN、又はTaAlNであり、さらなる例としては、ドープされたSi、Si、C、Ge、Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、N、O、Ru及びそれらの組み合わせから成る群から選ばれる一つ以上の元素である。誘電体層308は、窒化ケイ素、酸窒化シリコン、シリコン酸化物と他の任意の適切な誘電体材料を含むことができる。
【0050】
説明されたメモリセルは、比較的狭い幅312(いくつかの実施形態では直径である)を有する第一電極306を有している。第一電極306の狭い幅312は、第一電極306とメモリ素子302との間の接触面積がメモリ素子302と第二電極310との間の接触面積よりも小さいという結果が得られる。したがって、電流は、第一電極306に隣接するメモリ素子302の一部に集中して、活性領域304が第一電極306に近づいている又は接触していることが得られる。メモリ素子302は、活性領域304の外側にある不活性領域を含み、不活性領域は、操作中に相転移を起こさないように非活性になる。活性領域304の外側にある不活性領域は、装置の操作中にも相転移を起こさなく、全体のメモリ素子のバルク化学量論は、活性領域304と不活性領域を含み、GST―212の相変化メモリ材料で構成されている。
【0051】
図16は、別の設計のメモリセル370の断面図を示す。メモリセル370は、メモリ素子372を含み、メモリ素子372は、電極間の電流経路にメモリ素子372を介して、GST−212族からの材料のバルク化学量論を有する相変化材料の本体からなる。メモリ素子372は、柱形状であり、第一及び第二電極374、376のそれぞれの上部及び下部表面378と380と接触している。メモリ素子372は、第一及び第二電極374、376と実質的に同じ幅384を有し、誘電体(図示せず)によって囲まれた多層の柱を定義する。本明細書に使用される用語 "実質的に"は、製造公差に対応するために意味する。操作の期間に、電流が第一と第二電極374、376との間に流れ、且つメモリ素子372を介して貫通し、メモリ素子における活性領域382が他の領域よりも迅速に熱くなる。これにより、装置の操作中に、大部分の相転移は、活性領域内で発生することになる。
【0052】
図17は、別の設計のメモリセル400の断面図を示す。メモリセル400は、メモリ素子402を含み、メモリ素子402は、電極間の電流経路にメモリ素子402を介して、GST−212族からの材料のバルク化学量論を有する相変化材料の本体からなる。メモリ素子402は、誘電体(図示せず)によって囲まれ、第一及び第二電極404、406のそれぞれの上部及び下部表面408と410と接触している。メモリ素子402は、可変幅412を有し、常に第一及び第二電極の幅より小さい。操作の期間に、電流が第一と第二電極404、406との間に流れ、且つメモリ素子402を介して貫通し、活性領域414がメモリ素子の残りの部分よりも迅速に熱くなる。従って、活性領域におけるメモリ素子402のボリューム(volume)は、装置の操作中に、大部分の相転移が発生する場所である。
【0053】
当業者が理解するように、GST―212族のメモリ材料は、本明細書に記載のメモリセル構造に限定されず、メモリセル構造のさまざまな用途に使用することができる。
【0054】
図18は、スパッタリングシステムを介してGST−212のメモリ装置を製造する方法の概略図である。スパッタリングシステムは、チャンバ320を含み、チャンバ320には、GST−225スパッタリングターゲット322、Geスパッタリングターゲット324及び基板326が取り付けられる。ターゲット322と324及び基板326は、スパッタリングプロセスの期間にバイアス電圧を印加するために使用される電源及びコントローラ328に接続される。バイアス電圧は、DC、パルスDC、無線周波数、及びそれらの組み合わせに適用され、特定のスパッタリングプロセスに適合するように、コントローラによってオンとオフにし且つ変調される。チャンバ320には、チャンバを排気し、廃気ガスを除去するように、真空ポンプ330または他の手段が装備されている。また、チャンバ320には、ガス源332が構成されている。本発明の一実施形態では、ガス源332は、アルゴンなどの不活性ガスの源である。更に、いくつかの実施形態は、反応ガスのガス源332を含み、例えば酸素または窒素などの反応ガスを使用して、大量のGST−212における他の成分を添加する。システムは、スパッタリング工程で形成される層の組成物に影響を与えるように、ガス源332からのガスの流れを動的に制御する能力を有している。電源は、電源装置に適用され、コントローラ328からGeスパッタリングターゲット324までの電源は、堆積層の組成物を制御するように使用することができ、そのため、前記組成物は、GST−212族の材料に属する。
【0055】
コリメータ(図示せず)は、高いアスペクト比の特徴に対する適用範囲の均一性を向上させるために(及び他の理由のために)、高いアスペクト比の特徴を有する基板をスパッタリングする時に使用することができる。いくつかのスパッタリング装置は、必要に応じて、スパッタリングチャンバにコリメータを出入する性能を有している。
【0056】
本明細書に記載される説明は、発見的目的のために十分な簡略図解であることが理解されるであろう。スパッタリングチャンバは、標準的な半導体製造工場内の機器であり、さまざまな市販ソースから利用可能である。
【0057】
図19は、別のスパッタリングシステムを介してGST−212族内の物質からメモリ装置を製造する方法の概略図である。図19は、図18のスパッタリング装置と異なり、そのスパッタリングターゲット334は、GST−212族の材料で構成され、且つ独立したGeスパッタリングターゲットを利用されていない。したがって、全体のGST−212材料は、GST−212ターゲットから基板上に堆積され、Geターゲットと組み合わせるGST−225ターゲットからのものではない。
【0058】
図20は、前述方法のいずれかを用いてGST−212相変化材料の層を形成するためのプロセスフローを示す。前記プロセスは、先に、ゲルマニウム(Ge)、GST−225相変化材料ターゲット、又はGST−212族としての材料組成ターゲットを有するスパッタチャンバ内にウエハを取り付ける(350)。次に、チャンバは、ターゲット・ソースやソースからのスパッタイオンの流れの作成を可能にするために排気される(352)。アルゴンなどの不活性ガスは、スパッタリングに適した雰囲気を確立するように、チャンバに流入される(354)。スパッタチャンバ内に電界を確立して、スパッタリングプロセスを誘導する必要があるために、適当なバイアス電圧は、DCバイアスのように、基板とターゲットを介して印加される(356)。必要に応じて、雰囲気にウェハを露出する前に、プレスパッタリングの間隔は、スパッタリングターゲットを準備するように実行することができる。基板上のメモリ材料の所望の厚さを得るように、スパッタリングの条件は、十分な時間間隔でウエハを露出することによって維持される(358)。バイアスがオフになって、チャンバがどっと流される(360)。最後に、堆積したGST−212層を有するウェハまたは基板が除去される(362)。図21は、図15に示すメモリセルの構造を有するメモリ素子を含むメモリセルを製造するための製造プロセスフローを示す。そこで、メモリ素子のバルク化学量論は、GST−212族からの材料である。メモリセルの要素に適用される参照数字は、図15で使用されるものに対応している。ステップ450では、第一電極306は、幅または直径312を有する誘電体層308を介して延びて形成される。第一電極306は、TiNを含み、誘電体層308は、SiNを含む。あるいは、第一電極306は、サブリソグラフィーの幅または直径312を有することができる。
【0059】
第一電極306は、誘電体層308を介して下にあるアクセス回路(図示せず)に延びている。下にあるアクセス回路は、当該分野で公知の標準的なプロセスによって形成され、アクセス回路の要素の構成は、アレイ配置における本明細書中に記載のメモリセルに依存して実行される。一般に、アクセス回路は、半導体基板内のトランジスタ、ダイオード、ワード線、ソース線、導電性プラグ、及びドープされた領域などのアクセス装置を含めることができる。
【0060】
第一電極306と誘電体層308は、例えば、”柱下部電極を有する相変化メモリ装置を製造するための方法”と題する2007年6月18日に出願された米国特許出願11/764,678(現在の米国公開2008/0191187)によって開示された方法、材料、プロセスを使用して形成することができ、この出願は、参照により本明細書に組み込まれている。例えば、電極材料の層は、アクセス回路(図示せず)の上面に形成し、標準的なフォトリソグラフィ技術を使用して、電極層上にフォトレジスト層のパターニングに続いて、第一電極306の位置を覆うフォトレジストマスクを形成することができる。次に、第一電極306の位置を覆うサブリソグラフィー寸法を有するマスク構造を形成するために、例えば酸素プラズマに使用して、フォトレジストマスクがトリミングされる。その後、フォトレジストのトリミングされたマスクを用いて、電極材料の層がエッチングされ、サブリソグラフィー直径312を有する第一電極306を形成する。次に、誘電体材料が形成され、誘電体層308を形成するように平坦化される。
【0061】
ステップ452では、相変化素子がGST−212族からの相変化材料のバルク化学量論を有するように形成される。相変化素子は、上述のように、前に述べたスパッタリングシステムのいずれかの方法によって形成される。
【0062】
次に、ステップ454では、第二電極310が形成され、ステップ456では、バックエンドオブライン(BEOL)プロセスは、チップの半導体プロセスの手順を完了するように実行し、図19に示す構造が得られる。BEOLプロセスは、該当分野で公知の標準的なプロセスとすることができ、実行するプロセスは、メモリセルが実行されるチップの構成に依存する。一般的には、BEOLプロセスによって形成される構造は、接点、層間誘電体、及びチップ上の相互接続の各種金属層を含み、前記チップは、周辺回路へのメモリセルを接続する回路を含む。これらのBEOLプロセスは、上昇温度で誘電体材料の堆積を含み、例えば、400℃でSiNを堆積し、又は500℃やそれ以上の温度で高密度プラズマHDP酸化物蒸着が挙げられる。これらのプロセスの結果として、図14に示すように、制御回路及びバイアス回路は、装置上に形成されている。
【0063】
図22は、メモリアレイ502を含む集積回路500の概略ブロック図であり、メモリアレイ502は、メモリセルを有し、前記メモリセルは、GST−212族における材料のバルク化学量論を有する材料から構成されるメモリ素子を有する。ワード線デコーダ504は、読み取り、セット及びリセットモードを有し、メモリアレイ502における行に沿って配置される複数のワード線506と電気的に通信する。ビット線(列)デコーダ508は、アレイ502における相変化メモリセル(図示せず)を読み取り、セット及びリセットをするように、アレイ502内の列に沿って配置される複数のビット線510と電気的に通信する。アドレスは、バス512で、ワード線デコーダとドライバ504及びビット線デコーダ508に提供される。ブロック514内のセンス回路(センスアンプ)とデータ入力(data−in)構造は、電圧および/またはリード、セット、リセットモードのための電流源を含み、データバス516を介してビット線デコーダ508に接続されている。データは、データ入力線518を介して、集積回路500の入力/出力ポートから、または内部や外部にある集積回路500の他のデータソースから、ブロック514内のデータイン構造体に供給される。他の回路520は、集積回路500に含まれ、例えば、汎用プロセッサ、特殊目的の応用回路、またはアレイ502によってサポートされるシステムオンチップ機能を提供するモジュールの組み合わせが挙げられる。データは、データ出力線522を介して、ブロック514内のセンスアンプから、集積回路500の入力/出力ポートに、または、集積回路500の内部や外部の他のデータの宛先に供給される。
【0064】
この例で実行されたコントローラ524は、バイアス配置状態マシンを使用して、バイアス配置の応用のためにバイアス回路の電圧と電流源526を制御し、前記バイアス配置の応用は、ワード線とビット線のための読み取り、書き込み、消去、消去検証及びプログラムが電圧および/または電流を検証することを含む。更に、融解/冷却サイクルのバイアス配置が実行される。コントローラ524は、当技術分野で知られているような特殊用途のロジック回路を用いて実行することができる。別の実施形態では、コントローラ524は、汎用プロセッサを備え、前記汎用プロセッサは、装置の操作を制御するコンピュータプログラムを実行するように同じ集積回路上に実行される。更に、他の実施形態では、特殊目的のロジック回路と汎用プロセッサとの組み合わせは、コントローラ524の実行のために利用される。
【0065】
以上の説明によると、当業者であれば本発明の技術思想を逸脱しない範囲で、多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限らず、特許請求の範囲によって定めなければならない。
【符号の説明】
【0066】
102形状
104対応線
120、122、123、124軌跡
128、130、132結晶セット状態
300、370、400メモリセル
302、372、402メモリ素子
304、414活性領域
306、374、404第一電極
308誘電体層
310、376、406第二電極
312、384、412幅
320チャンバ
322GST−225スパッタリングターゲット
324Geスパッタリングターゲット
326基板
328、524コントローラ
330真空ポンプ
332ガス源
334スパッタリングターゲット
378、382、408上部表面
380、410下部表面
500集積回路
502メモリアレイ
504ワード線デコーダ
506ワード線
508ビット線デコーダ
510ビット線
512バス
514ブロック
516データバス
518データ入力線
520他の回路
522データ出力線
526バイアス回路電圧と電流源。
【技術分野】
【0001】
本技術は、相変化メモリベースの材料に基づいて、高密度メモリデバイスに関する。
【背景技術】
【0002】
相変化メモリベースの材料は、カルコゲナイド系材料及び類似の材料のように、集積回路の実装に適したレベルにおいて、電流の応用による非結晶状態と結晶状態との間の位相を変化させることができる。通常の非結晶状態は、通常の結晶状態よりも高い電気抵抗を有することを特徴とし、データを示すように容易に検出できる。これらの特性は、プログラム可能な抵抗材料を使用して不揮発性メモリ回路を形成する関心を引き起こし、ランダムアクセスで読み取む、又は書き込むことができる。
【0003】
一般的には、非結晶状態から結晶状態までの変化は、より低い電流操作である。結晶状態から非結晶状態までの変化は、リセットと呼ばれ、一般的により高い電流操作であり、短い高電流密度パルスを含んで結晶構造を融解または破壊する。その後、相変化材料を迅速に冷却し、相変化プロセスを急冷し、相変化材料の少なくとも一部を、非結晶状態を安定化する。
【0004】
相変化メモリでは、データが非結晶と結晶状態との間の相変化材料の活性領域における変化を引き起こすことによって格納されている。低抵抗の結晶セット状態の最高抵抗R1と高抵抗の非結晶リセット状態の最低抵抗R2との差異は、非結晶リセット状態から結晶セット状態におけるセルを区別するように使用されるリードマージン(read margin)を定義する。メモリセルに格納されたデータは、メモリセルが低抵抗状態または高抵抗状態に対応する抵抗を有するかどうかを決定することにより、例えば、メモリセルの抵抗値がリードマージン内の抵抗しきい値よりも高い又は低いかどうかを測定することにより決定される。
【0005】
GST−225族内の材料は、“GeSbTe三元合金の構造,電気,及び動力学パラメータ”(E.MORALES−SANCHEZ、Thin Solid Films471(2005)243−247)で報告されたSb2Te3とGeTeタイラインに沿うGeSbTe組成物を含む。GST−225族内の材料から製造される従来の相変化メモリセルは、上昇する温度で非結晶リセット状態から結晶セット状態に望ましくない変化を得ることが観察されている。上昇する温度でのアレイ内のメモリセルの活性領域内の相変化材料の望ましくない変化は、誤りデータの作成及び格納されたいデータの損失が得られる。GST−225の相変化メモリセルの熱安定性を向上させるための努力は、より遅いセットとリセット速度で、より高いリセット電流によって操作し、結晶セット状態の低抵抗と非結晶状態の高抵抗との差異の減少を有している。
【0006】
上昇操作温度で非結晶リセット状態から結晶セット状態に望ましくない変化を防止するために、高い結晶化温度を有する相変化メモリ材料を提供することが望ましい。相変化メモリ材料は、リセット状態の抵抗値範囲とセット状態の抵抗値範囲との大きな差異を維持することがさらに望ましい。相変化メモリ材料は、高いセット及びリセット速度を維持しながら、高い結晶化温度を有することも望ましい。最後に、相変化メモリ材料は、従来のGST−225相変化メモリ材料よりも低リセット電流で設定され、セット結晶状態からリセット結晶状態に変化することができることが望ましい。
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の主な目的は、GeリッチなGST−212相変化材料を提供することにより、従来のGST−225の相変化メモリよりも高い結晶化温度、低いリセット電流要件及び優れた保持率を有することができる。
【課題を解決するための手段】
【0008】
GST−212族の材料及びGeリッチなGST−212族の材料における相変化メモリ材料は、当技術分野で使用された典型的なGST−225の相変化メモリよりも高い結晶化温度、低いリセット電流要件及び優れた保持率を有することができる。GST−212族内の材料は、170°Cより高い結晶化温度を有している。前記材料は、GST−225の相変化メモリ材料に比べて、速いセット速度を有しながら、高い結晶化温度を維持する。
【0009】
GST−212族内の相変化メモリ材料は、GST−225族内の材料に比べて、減少されたリセット電流を有している。本明細書に記載されている相変化メモリ材料は、バックエンドオブライン(BEOL)処理中の上昇温度に暴露された後、粒径に大きな間隙を形成しなく且つ大きな変動を保持しない。さらに、本明細書に記載されている相変化メモリ材料は、上昇温度に暴露が延長された後、非結晶リセット状態に維持する。
【0010】
GST−212族内の相変化メモリ材料は、上昇温度で操作サイクルが繰り返された後、非結晶リセット状態の高抵抗と結晶セット状態の低抵抗との間の抵抗値に大きな差を維持する。GST−212族内の材料は、生成支配機構により結晶化され、対照的に、GST−225族内の材料は、核生成支配機構により結晶化される。
【0011】
GST−212族からの相変化メモリ材料から製造されたメモリセル装置は、本明細書に記載されているGST−225よりも高い結晶化温度を有する。メモリセル装置は、メモリセルのアレイが含まれている。各メモリセルは、メモリセルのメモリ素子に結合された第一電極及び第二電極を含む。メモリ素子は、セットとリセット状態との間の相変化が実質的に発生する活性領域を含む。
【0012】
本明細書に記載されているメモリセル装置の製造方法は、GST−225よりも高い結晶化温度を有する相変化メモリ材料を使用する。
【0013】
本願明細書に記載された技術の他の態様及び利点は、以下の図面、発明の詳細説明及び特許請求範囲に見ることができる。
【発明の効果】
【0014】
本発明は、GeリッチなGST−212相変化材料の組成を改善することにより、GST−225の相変化メモリよりも高い結晶化温度、低いリセット電流要件及び優れた保持率を有することができる。
【図面の簡単な説明】
【0015】
【図1】様々な原子パーセント濃度でのGST組成物の結晶化温度を有する三元系相図である。
【図2】GST−212族とGST−225族の材料抵抗を温度関数として示す図である。
【図3】両方のGST−212族とGST−225族からの材料のセルの正規化数関数としてのリセット電流のプロットである。
【図4】GST−212族内の材料のための温度関数としての時間分解X線回折データである。
【図5(a)】バックエンドオブライン処理後のGST−225族内の材料の透過型電子顕微鏡(TEM)影像である。
【図5(b)】バックエンドオブライン処理後のGST−212族内の材料のTEM影像である。
【図6(a)】GST−212族内の材料の堆積されたサンプルのためのレーザーパワーと持続時間との関数としての反射率変化のプロットである。
【図6(b)】GST−212族内の材料のレーザー溶融急冷サンプルのためのレーザーパワーと持続時間との関数としての反射率変化のプロットである。
【図7(a)】結晶セット状態からのGST−212族からの最適なパフォーマンス特性を有する材料のサンプルの非結晶化製図である。
【図7(b)】様々な消去仕事率のパルス時間で、GST−212族からの最適なパフォーマンス特性を有する材料のための消去仕事率の関数としての結晶化断片のプロットである。
【図8】GST−212族からの最適なパフォーマンス特性を有する材料から製造された相変化メモリ装置のR−I曲線である。
【図9】GST−212族からの最適なパフォーマンス特性を有する材料のためのをセット速度の関数としての結晶セット状態の抵抗のシュムプロット(Shmoo plot)である。
【図10】GST−212族とGST−225族の両方の様々な材料のためのセットパルスの時間関数としてのセット抵抗のプロットである。
【図11】GST−212族からの最適なパフォーマンス特性を有する材料を製造されたメモリセルの操作サイクルの関数としての結晶セット状態と非晶質リセット状態の両方のセル抵抗である。
【図12】抵抗の関数としてのGST−212族からの最適なパフォーマンス特性を有する材料から製造されたメモリセルのビット数のプロットである。
【図13】様々な期間の時間に、190°Cの曝露後の抵抗値の関数としてのGST−212族からの最適なパフォーマンス特性を有する材料から製造されたメモリセルのビット数のプロットである。
【図14】様々な期間の時間に、190°Cの曝露後の抵抗値の関数としてGST−225族からの材料から製造されたメモリセルのビット数のプロットである。
【図15】GST−212族からの材料のバルク化学量論を有する材料から製造されたメモリ素子を有するメモリセルの断面図である。
【図16】GST−212族からの材料のバルク化学量論を有する材料から製造されたメモリ素子の別の設計のメモリセルの断面図である。
【図17】GST−212族からの材料のバルク化学量論を有する材料から製造されたメモリ素子の別の設計のメモリセルの断面図である。
【図18】スパッタリングシステムを介してGST−212のメモリ装置を製造する方法の概略図である。
【図19】別のスパッタリングシステムを介してGST−212のメモリ装置を製造する方法の概略図である。
【図20】スパッタリングシステムを用いてGST−212相変化材料の層を形成するためのプロセスフローである。
【図21】GST−212材料からのメモリセルを製造するための製造プロセスフローである。
【図22】GST−212材料から製造されたメモリセルのアレイを実行する集積回路の概略ブロック図である。
【発明を実施するための形態】
【0016】
以下のように、本発明を実施例に基づいて詳述するが、あくまでも例示であって、本発明の範囲はこれらの実施形態に限定されない。本発明の範囲は、特許請求の範囲に記載されており、さらに特許請求の範囲の記載と均等な意味及び範囲内での全ての変更を含んでいる。
【0017】
本発明の実施形態に係る詳細な説明は、図1から図22を参照して提供されている。
【0018】
図1は、様々な原子パーセント濃度で、点位置のグレースケールコーディングを使用する結晶化温度を示す三元系相図であり、その点位置は、GeSbTe(以下にはGST)組成物に対応する。本発明の一実施形態に係る高い結晶化温度の組成物は、一般的にGe/Sb2Te3対応線104に沿って配置されており、Ge2Sb1Te2に似ている(Ge2Sb1Te2を包含する)濃度を有する材料を含む。ここに呼ばれる"GST−212族"の材料グループは、形状102に含まれ、GexSbyTez族を含む。その中、Geの原子パーセント濃度は、30%〜65%の範囲内にあり、Sb原子パーセント濃度は、13%〜27%の範囲内にあり、Te原子パーセント濃度は、20%〜45%の範囲内にある。
【0019】
ここに呼ばれる"GeリッチなGST−212族"の材料グループは、形状102によって包含され、ここで、Geの最小濃度は40%である。本明細書に記載されたGeリッチなGST−212族内での材料は、200°Cを超える結晶化温度を有し、その結晶化温度は、典型的なGST−225族の材料よりも少なくとも50℃以上を超える。さらに、本明細書に記載の材料は、典型的なGST−225族の材料よりも約30%低いリセット電流で操作可能である。
【0020】
新しい相変化材料を発展させるための重要な原因は、相変化材料の抵抗である。装置が必要とするリセット電流を決定するため、結晶状態の抵抗値が特に重要である。GST−225の場合には、結晶状態の抵抗が非常に低いため、非常に高いリセット電流を必要としてリセットされる。発明者は、GST−212族とGeリッチなGST−212族を発見した。より高いGe濃度は、結晶状態の高抵抗に導くため、低いリセット電流を必要とする。
【0021】
したがって、GeリッチなGST−212の抵抗値は、GST−212の抵抗値に近い、又、両方は、GeプアなGST−212よりも大きい抵抗を有している。GeリッチなGST−212のリセット電流は、GST−212のリセット電流に近い、両方は、GeプアなGST−212よりも低いリセット電流を有している。GST−212およびGeリッチなGST−212の比較について、転移温度Txは、GeリッチなGST−212の方が高くなるため、保持を更に向上させることができる。
【0022】
GST−225と比較し、十分に速い速度(GST−225よりも遅いが、それでも十分に速い)を有する時、GeリッチなGST−212は、高いTx及び結晶状態の高抵抗を有する材料であり、低いリセット電流と優れた耐久性と組み合わせて成る。
【0023】
GeリッチなGST−212の材料は、Ge−Sb2Te3相図対応線104の周りに最も高いGe濃度側での点にある材料を含み、前記対応線104が相図でのGe2Sb1Te2の点に通じる。図1に示されたGeリッチなGST−212の材料は、形状102によって包含されるエリア内にある組成物を有する材料であり、前記材料は、200℃以上の結晶化温度を有することになる。代表的な組成物は、図1に示された位置105でのGeSbTe系材料であり、Ge原子パーセント濃度は約42.9%であり、Sb原子パーセント濃度は、約20.5%であり、Te原子パーセント濃度は、約36.6%であり(以下の「代表的な組成物」)、テストで優れた特性を示している。このような代表的な組成の向上させるパフォーマンス特性は、約250℃での結晶化温度を含む。増加した結晶化温度は、上昇温度でのデータ保持及び装置のパフォーマンスを向上させる。さらに、向上させるパフォーマンス特性は、GST−225族の材料から製造されたメモリ装置に必要なリセット電流よりも30%少ないリセット電流が含まれている。減少したリセット電流は、低い電力レベルでも簡単な装置のプログラミングを可能にする。
【0024】
GST−225族の材料は、図1に示され、楕円形108によって包含されるエリア内にある組成物を有する材料である。このようなGST−225族の材料は、三元系相図でのSb2Te3−GeTe対応線に沿って又は近づいているGeSbTe組成物を含む。前記三元系相図に示すように、GST−225族内の材料の組成物は、150℃以下の結晶化温度を有している。より高い温度で操作される相変化メモリ装置には、このような低結晶化温度は、減少するデータ保持が得られる。温度が増加すると、非結晶相変化材料の部分は、非結晶リセット状態から結晶セット状態に結晶化する。データを格納するために使用される相変化材料の結晶セット状態と非結晶リセット状態との間の抵抗率は異なる。従って、メモリセル内の相変化材料は上昇温度で非結晶から結晶状態に変化すると、誤りデータが作成され、メモリ装置内に保存される。さらに、上昇温度での非晶質から結晶状態までの変化は、必要な格納されているデータの損失に導く。故に、低い結晶化温度は、メモリ装置内の乏しいデータ保持及び必要なメモリ装置のパフォーマンス特性の劣化に繋がる。
【0025】
増加した結晶化温度は、GeプアなGST−212族内の材料に観察される。GeプアなGST−212族内の材料は、図1に示す形状102内に、30%〜40%の範囲内にあるGeの原子パーセント濃度を有する材料を含む。GeプアなGST−212族内の材料は、GeリッチなGST−212族の材料のような結晶化温度を劇的に上昇することを有していない。しかし、GeプアなGST−212族内の材料は、依然として170℃から200℃までの間の結晶化温度を有している。
【0026】
本明細書に記載された材料は、ドープされたカルコゲナイドを用いて、導電性、転移温度、融解温度、及びメモリ素子の他の特性を変更するように、不純物をドープすることができる。カルコゲナイドのドーピングに使用される代表的な不純物は、例えば米国特許第6800504、米国特許第7893419を参照し、窒素、ケイ素、酸素、二酸化ケイ素、窒化ケイ素、銅、銀、金、アルミニウム、酸化アルミニウム、タンタル、酸化タンタル、窒化タンタル、チタン及びチタン酸化物が含まれている。したがって、GST−212族内の材料は、結晶化温度を更に高め、リセット電流を下げ、他の所望の材料の性能面を向上させるように、不純物をドープすることができる。
【0027】
GeリッチなGST−212族内の材料は、図1に示すように、GST−225族の材料よりも高い結晶化温度を有している。GeリッチなGST−212族内の代表的な材料は、約200℃〜315℃までの範囲の結晶化温度を有している。GeリッチなGST−212族内の材料のより高い結晶化温度は、装置パフォーマンスの改善及びデータ保持が得られる。具体的には、上昇操作温度での相変化メモリ材料は、非結晶リセット状態から結晶セット状態に変化させなく、この変化は、誤りデータの作成及び望ましい保存データの損失により、好ましいパフォーマンス特性の低下が得られる。
【0028】
図2は、GST−225(軌跡124)、GST−212(軌跡120)、GeプアなGST−212(軌跡123)、及びGeリッチなGST−212の組成の抵抗対温度曲線(軌跡122)を比較する。より高い転移温度Txに加えて、GeリッチなGST−212族の代表的な組成物は、結晶状態でGST−225よりも高い抵抗を示し、リセット電流を減らすことができる。
【0029】
GST−225の抵抗率(124)は、約150℃の温度で劇的に減少し始め、GST−225の結晶化温度は約150℃であることを示している。GST−212の抵抗率(120)は、約200℃の温度で劇的に減少し始め、GST−212の結晶化温度は約200℃であることを示し、GST−225よりも約50℃高い結晶化温度があるため、上昇温度で所望のパフォーマンス特性及び改良されたデータ保持を実現する。GeリッチなGST−212族(124)内の代表的な組成物の抵抗は、約250℃の温度で劇的に減少し始め、約250℃の結晶化温度を示している。
【0030】
結晶セット状態から非結晶リセット状態にGST−212族内の材料を変換するために、必要とされるリセット電流は、GST−225族内の材料のためのリセット電流よりも約30%少なくなる。リセット電流は、結晶セット状態から非結晶リセット状態に相変化メモリ材料を変化させるために必要な電流量である。このリセット電流は、結晶化材料の一部が溶けるように、相変化メモリ材料の温度を最大溶融温度に変化させる。相変化材料の溶融部は、迅速に急冷することによって非結晶リセット状態に固化する。あるいは、セット電流は、非結晶リセット状態から結晶セット状態に相変化メモリ材料を変化させるために必要な電流量である。セット電流は、相変化メモリ材料を、最大の溶融温度を超えないように、非結晶リセット状態から結晶セット状態に変化させるため、相変化メモリ材料は、非結晶リセット状態から結晶化する。
【0031】
図2に示すように、結晶セット状態128でのGST−225材料の抵抗は、0.01Ω-cmの以下である。結晶セット状態130におけるGST−212材料の抵抗及び結晶セット状態132におけるGeリッチなGST−212族の代表的な組成物の抵抗は、温度の全範囲にわたって、0.01Ω-cm以上(約0.05Ω-cm)に維持する。結晶状態におけるGST−212族内の材料の抵抗は、GST−225族内の材料よりも高くなり、GST−212およびGeリッチなGST−212族の代表的な組成物の両方を含む。従って、結晶セット状態から非結晶リセット状態に材料を変化させるために、低いリセット電流の必要がある。故に、GST−212族内の材料は、GST−225族内の材料よりも30%低いリセット電流を有することができる。
【0032】
図3は、GeリッチなGST−212族の材料の低いリセット電流を示し、様々なGST組成物のためのセルの正規化数関数としてのリセット電流のプロットである。130で表され、GeリッチなGST−212族の代表的な組成物から製造されたセルの正規化数のリセット電流は、132で表されるGST−225の材料から製造されたセルの正規化数のリセット電流よりも低くなる。
【0033】
具体的には、GeリッチなGST−212から製造されたセルの50%の正規化数のリセット電流は、450μA程度である。GST−225から製造されたセルの50%の正規化数のリセット電流は、700μA程度である。GeリッチなGST−212とGST−225との間のリセット電流の差異は、正規化されたセルの割合の全範囲にわたって一定のままである。したがって、GeリッチなGST−212族のセットからリセット状態に材料を変化させるために、必要とされるリセット電流は、テストされたGST−225族内の材料のリセット電流よりも約30%少なくなる。
【0034】
GST−212族内の代表的な材料は、GST−225族内の材料と比較して、バックエンドオブライン(BEOL)処理中に、多数の間隙を形成することができない。BEOLプロセス中に導入される前記間隙は、より低い温度でもリセット状態における非結晶材料の結晶化を起こし(トリガーし)、継続的に典型的なメモリセル装置のパフォーマンスに関連付けられているセット及びリセットサイクルの全体に亘る。従って、このような間隙は、データ保持率を減少させ、且つ誤りデータが格納されるチャンスを増やすことによって、所望のパフォーマンス特性が更に低下する。
【0035】
さらに、大粒径の変化は、BEOLプロセス中にGeリッチなGST−212族内の材料のために作成されていなく、BEOLプロセス中にGST−212族内の材料のために作成される。そのような粒径の変化は、装置操作中のセットとリセット状態との間に繰り返される変化の後、材料内の欠陥を導入するのに役立つ。前記欠陥は、前述のように、非結晶相変化材料の結晶を起こし、パフォーマンス特性を低下させる。
【0036】
BEOLプロセス中の間隙及び粒径の大きな変化の形成は、BEOLプロセスの上昇温度で立方晶構造から六方最密充填(HCP)結晶構造への変化に起因している。HCP構造におけるGST材料の大きな列のような構造は、大規模な間隙や材料内の結晶粒径の変化の生成を促進している。図4は、GeリッチなGST−212族内の材料のための温度関数としての時間分解X線回折データを示す。図4から明らかなように、266℃でのGeリッチなGST−212族内の材料は、実質的に立方晶構造を有している。比較のために、GST−225族内の材料は、380℃で立方晶構造からHCP構造への変化が発生する。GST−212族内の材料は、六方晶系の立方晶から遥かに高い温度の変化を有することができる。この族内の少なくともいくつかの材料について、GeリッチなGST−212族内の材料は、500℃以上の温度で立方晶構造からHCP構造への変化が発生する。BEOLプロセスが約400℃の温度で発生するので、GeリッチなGST−212族内の材料は、GST−225族内の材料のような結晶HCP構造に変化しない。したがって、結晶HCP構造を有する材料の特性である粒径の間隙と粒径の変化は、BEOLプロセスの後のGST−212族の材料に存在しない。
【0037】
図5(a)は、BEOLプロセスの後のGST−225族内の材料の透過型電子顕微鏡(TEM)影像である。図5(b)は、BEOLプロセスの後のGeリッチなGST−212族内の材料のTEM影像である。図5(a)は、20nmのサイズ範囲を有する間隙を示して、GST−225族からの物質に存在している。しかし、このような間隙は、図5(b)に存在しなく、GeリッチなGST−212族の代表的な組成物の影像である。さらに、GST−225族の材料における粒径の大きな変動があることは明白である。このような粒径の大きな変動は、粒径が約20nmに維持し、GeリッチなGST−212族の材料に存在しない。したがって、BEOLプロセスの後、間隙や粒径の大きな変動を含む欠陥が、GeリッチなGST−212族の材料に存在しない。これにより、装置のパフォーマンスが向上し、データの損失や誤りデータの作成の可能性を減らすことができる。
【0038】
GST−212族内の材料は、GST−225族内の材料よりも高い活性化エネルギーEaを有する。キッシンジャー法は、約42.9%のGe原子パーセント濃度、約20.5%のSb原子パーセント濃度及び約36.6%のTe原子パーセント濃度を有する代表的な組成物の活性化エネルギーを抽出するために使用されている。キッシンジャー法は、異なる昇温速度に応じて、GeSbTeの材料ごとに観測された結晶の変化に基づいて使用される。
【0039】
代表的な組成物の活性化エネルギーは、4.25eVである。また、GST−225族内の材料の活性化エネルギーは、2.65eVである。代表的な組成物は、GST−225族の材料よりも約2eV大きい活性化エネルギーを有する。前記高い活性化エネルギーは、GST−212族内の材料の高い結晶化温度の指標である。具体的には、熱エネルギーの高い量が結晶セット状態から非結晶リセット状態への変化を開始する必要がある。GeリッチなGST−212族内の材料は、非結晶状態から結晶状態に変化する前に、より多くの熱エネルギーを受け取ることができ、結果としてより高い結晶化温度が得られる。より高い結晶化温度の利点は、前に述べた。
【0040】
図6(a)と図6(b)は、図6(a)のように堆積し、又は図6(b)のようにレーザー溶融急冷の代表的な組成物のためのレーザパワーと持続時間との関数としての反射率変化を示す。図6(b)に示すように、40ns/40mWでのレーザーパルスは、結晶セット状態から非結晶リセット状態への変化を生成するために十分である。このような40nsのパルス時間は、約30nsのパルス時間と比較できて、結晶セット状態から非結晶リセット状態にGST−225族から材料を変化するためのものである。
【0041】
図7(a)は、結晶セット状態からの約42.9%のGe原子パーセント濃度、20.5%のSb原子パーセント濃度、及び36.6%のTe原子パーセント濃度を有する代表的な組成物のサンプルの非結晶化製図を示す。図7(b)は、消去仕事率の関数としての代表的な組成物の材料のサンプルの結晶化断片を示す。消去仕事率は、書き込み条件に直接関連していることは明らかである。GST−212族内の材料の結晶化は、GST−225族内の材料に観察されるではなく、成長支配変化プロセスよりも核成長支配変化プロセスを介して行われることを示す。GST−212族内の材料の結晶化は、核成長支配変化プロセスよりも成長支配変化プロセスを介して行われると、材料内の欠陥が存在し、容易に結晶化を促進していない。したがって、GST−212族の材料は、欠陥が存在する時、GST−225族からの材料のように低い温度で結晶化することができない。
【0042】
GST−212族内の材料を非結晶リセット状態から結晶セット状態に変化させるために必要な時間も、セット速度として知られており、GST−225族内の材料のためのセット速度に似ている。図8は、約42.9%のGe原子パーセント濃度、約20.5%のSb原子パーセント濃度及び約36.6%のTe原子パーセント濃度を有する代表的な組成物から製造された相変化メモリ装置のR−I曲線を示す。
【0043】
図8でのテストされたメモリセルは、30nmから50nmまでの第一電極を有している。図8に示すように、抵抗は、80nsのセットパルス電流を用いて、106と107Ωとの間の非結晶リセット状態の抵抗から、105Ω以下の結晶セット状態の抵抗に落とす。このセットパルス電流の時間は、図9にさらに示され、図9は、セット速度の関数としての結晶セット状態の抵抗のシュムプロット(Shmoo plot)である。図9でのデータを生成するためにテストされたメモリセルは、図8のデータを生成するために使用された前述のメモリセルと同じである。図9から明らかなように、80nsのセット速度を用いて、100kΩの結晶セット状態の抵抗が達成される。GeリッチなGST−212族内の材料の80nsのセット速度は、GST−225族内の材料から製造された装置でセット速度に比較できる。従って、GST−212族の材料を形成するようにGeを加えると、より高い温度でメモリセルのパフォーマンスを向上させ、且つ高いセット速度を維持する。このような高いセット速度は、GST−225族における材料から製造されたメモリセルの有益な特徴である。
【0044】
図10は、GST−212族とGST−225族の両方の様々な材料のためのセットパルスの時間関数としてのセット抵抗のグラフである。図10のデータを生成するために使用されるメモリセルは、図8と図9のデータを生成するために使用される前述装置と同じである。図10は、80nsのセット速度を用いて、結晶セット状態の抵抗が達成されることを示す。図10に示すように、105Ω以下のセット結晶状態の抵抗を達成するために、GST−212の材料に使用されたセットパルス時間の長さを用いて、GST−225のセット結晶状態の抵抗に使用されたセットパルス時間に比較し得る。これは、上昇温度での装置のパフォーマンス特性が改善されている時、所望の高いセットパルス時間はまだ保存されていることを更に示す。
【0045】
GST−212族内の材料は、GST−225がドープされていないものよりもわずかに高い抵抗ドリフト係数を有する。図11は、セット状態とリセット状態との間のメモリセルを変化させる各サイクルの関数としての結晶セット状態と非晶質リセット状態の両方のセル抵抗を示す。図11のデータを生成するために使用されるテストメモリセルは、図8と図9のデータを生成するために使用される構造と同じである。さらに、このようなメモリセルは、GST−212族内で最適なパフォーマンス特性材料から製造されている。図11に示すように、GST−212族内の材料の抵抗ドリフト係数は0.102である。この抵抗ドリフト係数は、ドープされていないGST−225族内の材料の典型的な抵抗ドリフト係数よりもわずかに0.096くらい高くなる。したがって、通常の操作温度で、GST−212族内の材料から製造されるメモリセルは、多数の操作サイクルの間に、セットとリセット状態の両方の抵抗値を大幅に変化させていない。そのような望ましいパフォーマンス特性は、ドープされていないGST−225族内の材料から製造されるメモリセルにおいて観察される多数の操作サイクルの間に、セットとリセット状態の抵抗値の変化不足の特性に似ている。
【0046】
図12は、約42.9%のGe原子パーセント濃度、約20.5%のSb原子パーセント濃度及び約36.6%のTe原子パーセント濃度を有する代表的な組成物から製造されたメモリセルのビット数を示す。図12に示されるように、装置のテストの時に、アレイ内の104個のメモリセルは、セット状態の抵抗値を保持し、且つアレイ内の104個以上のメモリセルは、リセット状態の抵抗値を保持する。結晶セット状態の抵抗値の変化は、5kΩと20kΩとの間の狭い範囲に限られている。一方、非結晶リセット状態の抵抗値の変化は、400kΩと2000kΩとの間の狭い範囲に限られている。限定され且つ分離された範囲における抵抗値の狭い分布は、前述の所望のパフォーマンス特性をさらに示し、そこで、セットとリセット状態の抵抗値は、多数の操作サイクルの後、狭い範囲内で、独立を維持し且つ相対的に一定に維持する。
【0047】
GST−212族内の材料から製造されるメモリセルは、高いデータ保持レベルを維持し、長時間の高温に曝露した後、誤りデータの作成の低いインスタンスがある。図13は、メモリセルが190°Cで長い時間に曝露された後、代表的な組成物から製造されたメモリセルのアレイ用のビット数をリセット状態抵抗値の関数として示す。図13のデータを生成するために使用されるメモリセルは、図8と図9のデータを生成するために使用されたものと同じである。メモリセルは、最大時間が1〜6時間に焼いた。メモリセルは、6時間に焼いた後、わずか1時間焼いたメモリセルと同じなリセット状態の抵抗値を保持した。したがって、GST−212族から製造されたメモリセルは、上昇温度で長い時間に曝露され、繰り返し循環操作中に非結晶リセット状態の抵抗値を維持することが可能である。
【0048】
図14は、メモリセルが190°Cで様々な時間に曝露された後、SiO2がドープされたGST−225族内の材料から製造されたメモリセルのアレイ用のビット数をリセット状態抵抗値の関数として示す。SiO2がドープされたGST−225族内の材料から製造されたメモリセルのアレイは、190°Cの温度で1〜6時間に曝露された。図14は、様々な時間に上昇温度で曝露された後、メモリセルアレイの非結晶リセット状態の抵抗を示す。図14から明らかなように、高い非結晶リセット状態の抵抗にあるアレイにおけるメモリセルの数は、190℃の温度でわずか1時間に暴露された後、劇的に低下していた。一方、図13に示すように、GST−212族内の材料から製造されたメモリセル、190℃の温度で6時間に露出された後、2000kΩのように高い維持アモルファスリセット状態の抵抗値に示すように、したがって、GST−212族の材料から製造されたメモリセルは、GST−225族における材料から製造されたメモリセルに対照させ、優れたデータ保持率などの優れた高温パフォーマンス特性を維持する。
【0049】
図15は、GST−212材料から製造されるメモリセル300の断面図を示す。メモリセル300は、メモリ素子302を含み、メモリ素子302は、メモリ材料の本体で構成され、そこで、相変化メモリ材料のバルク化学量論は、GST−212族にある。メモリセル300は、活性領域304を含む。メモリセル300は、第一電極306を含み、第一電極306は、誘電体層308を介して延び、メモリ素子302の底面に接触する。第二電極310は、メモリ素子302に形成され、第一電極306と第二電極310との間に、メモリ素子302を介して電流を生成する。第一および第二電極306及び310は、例えば、TiNやTaNを含むことができる。又、第一および第二電極306及び310のそれぞれは、W、WN、TiAlN、又はTaAlNであり、さらなる例としては、ドープされたSi、Si、C、Ge、Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、N、O、Ru及びそれらの組み合わせから成る群から選ばれる一つ以上の元素である。誘電体層308は、窒化ケイ素、酸窒化シリコン、シリコン酸化物と他の任意の適切な誘電体材料を含むことができる。
【0050】
説明されたメモリセルは、比較的狭い幅312(いくつかの実施形態では直径である)を有する第一電極306を有している。第一電極306の狭い幅312は、第一電極306とメモリ素子302との間の接触面積がメモリ素子302と第二電極310との間の接触面積よりも小さいという結果が得られる。したがって、電流は、第一電極306に隣接するメモリ素子302の一部に集中して、活性領域304が第一電極306に近づいている又は接触していることが得られる。メモリ素子302は、活性領域304の外側にある不活性領域を含み、不活性領域は、操作中に相転移を起こさないように非活性になる。活性領域304の外側にある不活性領域は、装置の操作中にも相転移を起こさなく、全体のメモリ素子のバルク化学量論は、活性領域304と不活性領域を含み、GST―212の相変化メモリ材料で構成されている。
【0051】
図16は、別の設計のメモリセル370の断面図を示す。メモリセル370は、メモリ素子372を含み、メモリ素子372は、電極間の電流経路にメモリ素子372を介して、GST−212族からの材料のバルク化学量論を有する相変化材料の本体からなる。メモリ素子372は、柱形状であり、第一及び第二電極374、376のそれぞれの上部及び下部表面378と380と接触している。メモリ素子372は、第一及び第二電極374、376と実質的に同じ幅384を有し、誘電体(図示せず)によって囲まれた多層の柱を定義する。本明細書に使用される用語 "実質的に"は、製造公差に対応するために意味する。操作の期間に、電流が第一と第二電極374、376との間に流れ、且つメモリ素子372を介して貫通し、メモリ素子における活性領域382が他の領域よりも迅速に熱くなる。これにより、装置の操作中に、大部分の相転移は、活性領域内で発生することになる。
【0052】
図17は、別の設計のメモリセル400の断面図を示す。メモリセル400は、メモリ素子402を含み、メモリ素子402は、電極間の電流経路にメモリ素子402を介して、GST−212族からの材料のバルク化学量論を有する相変化材料の本体からなる。メモリ素子402は、誘電体(図示せず)によって囲まれ、第一及び第二電極404、406のそれぞれの上部及び下部表面408と410と接触している。メモリ素子402は、可変幅412を有し、常に第一及び第二電極の幅より小さい。操作の期間に、電流が第一と第二電極404、406との間に流れ、且つメモリ素子402を介して貫通し、活性領域414がメモリ素子の残りの部分よりも迅速に熱くなる。従って、活性領域におけるメモリ素子402のボリューム(volume)は、装置の操作中に、大部分の相転移が発生する場所である。
【0053】
当業者が理解するように、GST―212族のメモリ材料は、本明細書に記載のメモリセル構造に限定されず、メモリセル構造のさまざまな用途に使用することができる。
【0054】
図18は、スパッタリングシステムを介してGST−212のメモリ装置を製造する方法の概略図である。スパッタリングシステムは、チャンバ320を含み、チャンバ320には、GST−225スパッタリングターゲット322、Geスパッタリングターゲット324及び基板326が取り付けられる。ターゲット322と324及び基板326は、スパッタリングプロセスの期間にバイアス電圧を印加するために使用される電源及びコントローラ328に接続される。バイアス電圧は、DC、パルスDC、無線周波数、及びそれらの組み合わせに適用され、特定のスパッタリングプロセスに適合するように、コントローラによってオンとオフにし且つ変調される。チャンバ320には、チャンバを排気し、廃気ガスを除去するように、真空ポンプ330または他の手段が装備されている。また、チャンバ320には、ガス源332が構成されている。本発明の一実施形態では、ガス源332は、アルゴンなどの不活性ガスの源である。更に、いくつかの実施形態は、反応ガスのガス源332を含み、例えば酸素または窒素などの反応ガスを使用して、大量のGST−212における他の成分を添加する。システムは、スパッタリング工程で形成される層の組成物に影響を与えるように、ガス源332からのガスの流れを動的に制御する能力を有している。電源は、電源装置に適用され、コントローラ328からGeスパッタリングターゲット324までの電源は、堆積層の組成物を制御するように使用することができ、そのため、前記組成物は、GST−212族の材料に属する。
【0055】
コリメータ(図示せず)は、高いアスペクト比の特徴に対する適用範囲の均一性を向上させるために(及び他の理由のために)、高いアスペクト比の特徴を有する基板をスパッタリングする時に使用することができる。いくつかのスパッタリング装置は、必要に応じて、スパッタリングチャンバにコリメータを出入する性能を有している。
【0056】
本明細書に記載される説明は、発見的目的のために十分な簡略図解であることが理解されるであろう。スパッタリングチャンバは、標準的な半導体製造工場内の機器であり、さまざまな市販ソースから利用可能である。
【0057】
図19は、別のスパッタリングシステムを介してGST−212族内の物質からメモリ装置を製造する方法の概略図である。図19は、図18のスパッタリング装置と異なり、そのスパッタリングターゲット334は、GST−212族の材料で構成され、且つ独立したGeスパッタリングターゲットを利用されていない。したがって、全体のGST−212材料は、GST−212ターゲットから基板上に堆積され、Geターゲットと組み合わせるGST−225ターゲットからのものではない。
【0058】
図20は、前述方法のいずれかを用いてGST−212相変化材料の層を形成するためのプロセスフローを示す。前記プロセスは、先に、ゲルマニウム(Ge)、GST−225相変化材料ターゲット、又はGST−212族としての材料組成ターゲットを有するスパッタチャンバ内にウエハを取り付ける(350)。次に、チャンバは、ターゲット・ソースやソースからのスパッタイオンの流れの作成を可能にするために排気される(352)。アルゴンなどの不活性ガスは、スパッタリングに適した雰囲気を確立するように、チャンバに流入される(354)。スパッタチャンバ内に電界を確立して、スパッタリングプロセスを誘導する必要があるために、適当なバイアス電圧は、DCバイアスのように、基板とターゲットを介して印加される(356)。必要に応じて、雰囲気にウェハを露出する前に、プレスパッタリングの間隔は、スパッタリングターゲットを準備するように実行することができる。基板上のメモリ材料の所望の厚さを得るように、スパッタリングの条件は、十分な時間間隔でウエハを露出することによって維持される(358)。バイアスがオフになって、チャンバがどっと流される(360)。最後に、堆積したGST−212層を有するウェハまたは基板が除去される(362)。図21は、図15に示すメモリセルの構造を有するメモリ素子を含むメモリセルを製造するための製造プロセスフローを示す。そこで、メモリ素子のバルク化学量論は、GST−212族からの材料である。メモリセルの要素に適用される参照数字は、図15で使用されるものに対応している。ステップ450では、第一電極306は、幅または直径312を有する誘電体層308を介して延びて形成される。第一電極306は、TiNを含み、誘電体層308は、SiNを含む。あるいは、第一電極306は、サブリソグラフィーの幅または直径312を有することができる。
【0059】
第一電極306は、誘電体層308を介して下にあるアクセス回路(図示せず)に延びている。下にあるアクセス回路は、当該分野で公知の標準的なプロセスによって形成され、アクセス回路の要素の構成は、アレイ配置における本明細書中に記載のメモリセルに依存して実行される。一般に、アクセス回路は、半導体基板内のトランジスタ、ダイオード、ワード線、ソース線、導電性プラグ、及びドープされた領域などのアクセス装置を含めることができる。
【0060】
第一電極306と誘電体層308は、例えば、”柱下部電極を有する相変化メモリ装置を製造するための方法”と題する2007年6月18日に出願された米国特許出願11/764,678(現在の米国公開2008/0191187)によって開示された方法、材料、プロセスを使用して形成することができ、この出願は、参照により本明細書に組み込まれている。例えば、電極材料の層は、アクセス回路(図示せず)の上面に形成し、標準的なフォトリソグラフィ技術を使用して、電極層上にフォトレジスト層のパターニングに続いて、第一電極306の位置を覆うフォトレジストマスクを形成することができる。次に、第一電極306の位置を覆うサブリソグラフィー寸法を有するマスク構造を形成するために、例えば酸素プラズマに使用して、フォトレジストマスクがトリミングされる。その後、フォトレジストのトリミングされたマスクを用いて、電極材料の層がエッチングされ、サブリソグラフィー直径312を有する第一電極306を形成する。次に、誘電体材料が形成され、誘電体層308を形成するように平坦化される。
【0061】
ステップ452では、相変化素子がGST−212族からの相変化材料のバルク化学量論を有するように形成される。相変化素子は、上述のように、前に述べたスパッタリングシステムのいずれかの方法によって形成される。
【0062】
次に、ステップ454では、第二電極310が形成され、ステップ456では、バックエンドオブライン(BEOL)プロセスは、チップの半導体プロセスの手順を完了するように実行し、図19に示す構造が得られる。BEOLプロセスは、該当分野で公知の標準的なプロセスとすることができ、実行するプロセスは、メモリセルが実行されるチップの構成に依存する。一般的には、BEOLプロセスによって形成される構造は、接点、層間誘電体、及びチップ上の相互接続の各種金属層を含み、前記チップは、周辺回路へのメモリセルを接続する回路を含む。これらのBEOLプロセスは、上昇温度で誘電体材料の堆積を含み、例えば、400℃でSiNを堆積し、又は500℃やそれ以上の温度で高密度プラズマHDP酸化物蒸着が挙げられる。これらのプロセスの結果として、図14に示すように、制御回路及びバイアス回路は、装置上に形成されている。
【0063】
図22は、メモリアレイ502を含む集積回路500の概略ブロック図であり、メモリアレイ502は、メモリセルを有し、前記メモリセルは、GST−212族における材料のバルク化学量論を有する材料から構成されるメモリ素子を有する。ワード線デコーダ504は、読み取り、セット及びリセットモードを有し、メモリアレイ502における行に沿って配置される複数のワード線506と電気的に通信する。ビット線(列)デコーダ508は、アレイ502における相変化メモリセル(図示せず)を読み取り、セット及びリセットをするように、アレイ502内の列に沿って配置される複数のビット線510と電気的に通信する。アドレスは、バス512で、ワード線デコーダとドライバ504及びビット線デコーダ508に提供される。ブロック514内のセンス回路(センスアンプ)とデータ入力(data−in)構造は、電圧および/またはリード、セット、リセットモードのための電流源を含み、データバス516を介してビット線デコーダ508に接続されている。データは、データ入力線518を介して、集積回路500の入力/出力ポートから、または内部や外部にある集積回路500の他のデータソースから、ブロック514内のデータイン構造体に供給される。他の回路520は、集積回路500に含まれ、例えば、汎用プロセッサ、特殊目的の応用回路、またはアレイ502によってサポートされるシステムオンチップ機能を提供するモジュールの組み合わせが挙げられる。データは、データ出力線522を介して、ブロック514内のセンスアンプから、集積回路500の入力/出力ポートに、または、集積回路500の内部や外部の他のデータの宛先に供給される。
【0064】
この例で実行されたコントローラ524は、バイアス配置状態マシンを使用して、バイアス配置の応用のためにバイアス回路の電圧と電流源526を制御し、前記バイアス配置の応用は、ワード線とビット線のための読み取り、書き込み、消去、消去検証及びプログラムが電圧および/または電流を検証することを含む。更に、融解/冷却サイクルのバイアス配置が実行される。コントローラ524は、当技術分野で知られているような特殊用途のロジック回路を用いて実行することができる。別の実施形態では、コントローラ524は、汎用プロセッサを備え、前記汎用プロセッサは、装置の操作を制御するコンピュータプログラムを実行するように同じ集積回路上に実行される。更に、他の実施形態では、特殊目的のロジック回路と汎用プロセッサとの組み合わせは、コントローラ524の実行のために利用される。
【0065】
以上の説明によると、当業者であれば本発明の技術思想を逸脱しない範囲で、多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限らず、特許請求の範囲によって定めなければならない。
【符号の説明】
【0066】
102形状
104対応線
120、122、123、124軌跡
128、130、132結晶セット状態
300、370、400メモリセル
302、372、402メモリ素子
304、414活性領域
306、374、404第一電極
308誘電体層
310、376、406第二電極
312、384、412幅
320チャンバ
322GST−225スパッタリングターゲット
324Geスパッタリングターゲット
326基板
328、524コントローラ
330真空ポンプ
332ガス源
334スパッタリングターゲット
378、382、408上部表面
380、410下部表面
500集積回路
502メモリアレイ
504ワード線デコーダ
506ワード線
508ビット線デコーダ
510ビット線
512バス
514ブロック
516データバス
518データ入力線
520他の回路
522データ出力線
526バイアス回路電圧と電流源。
【特許請求の範囲】
【請求項1】
GexSbyTezを含む相変化材料であって、
Ge原子濃度xは、30%〜65%の範囲内にあり、Sb原子濃度yは、13%〜27%の範囲内にあり、Te原子濃度zは、20%〜45%の範囲内にあることを特徴とする相変化材料。
【請求項2】
前記材料は、170℃以上の結晶化温度を有し、
前記相変化メモリ材料は、500℃以上の温度で立方結晶構造から六方最密構造に変換し、
前記材料は、成長支配機構を通じて結晶化することを特徴とする請求項1に記載の相変化材料。
【請求項3】
GexSbyTezを含む相変化材料であって、
Ge原子濃度xは、40%〜65%の範囲内にあり、Sb原子濃度yは、13%〜27%の範囲内にあり、Te原子濃度zは、20%〜45%の範囲内にあることを特徴とする相変化材料。
【請求項4】
前記材料は、200℃以上の結晶化温度を有し、
前記相変化メモリ材料は、500℃以上の温度で立方結晶構造から六方最密構造に変換し、
前記材料は、成長支配機構を通じて結晶化することを特徴とする請求項3に記載の相変化材料。
【請求項5】
第一電極及び第二電極と、
前記第一及び第二電極との間の相変化メモリ材料本体と、を備え、
前記相変化メモリ材料本体のバルク化学量論は、30%〜65%の範囲内にあるGe原子濃度と、13%〜27%の範囲内にあるSb原子濃度と、20%〜45%の範囲内にあるTe原子濃度と、を含むことを特徴とする相変化メモリ材料。
【請求項6】
前記相変化メモリ材料本体は、170℃以上の結晶化温度を有し、
前記相変化メモリ材料本体は、成長支配機構を通じて結晶化することを特徴とする請求項5に記載の相変化メモリ材料。
【請求項7】
第一電極及び第二電極と、
前記第一及び第二電極との間の相変化メモリ材料本体と、を備え、
前記相変化メモリ材料本体のバルク化学量論は、40%〜65%の範囲内にあるGe原子濃度と、13%〜27%の範囲内にあるSb原子濃度と、20%〜45%の範囲内にあるTe原子濃度と、を含むことを特徴とする相変化メモリ材料。
【請求項8】
前記相変化メモリ材料本体は、200℃以上の結晶化温度を有し、
前記相変化メモリ材料本体は、成長支配機構を通じて結晶化することを特徴とする請求項7に記載の相変化材料。
【請求項9】
第一電極を形成する工程と、
Ge原子濃度が30%〜65%の範囲内にあり、Sb原子濃度が13%〜27%の範囲内にあり、Te原子濃度が20%〜45%の範囲内にある相変化メモリ材料本体を形成し、前記第一電極と接触工程と、
第二電極を形成し、前記相変化メモリ材料本体と接触工程と、を備えることを特徴とする相変化メモリ装置の製造方法。
【請求項10】
前記本体を形成する工程は、GST−225ターゲット及びGeターゲットから同時スパッタリングすることを含み、
前記本体を形成する工程は、GST−212ターゲットからスパッタリングすることを含み、
バイアス電圧は、Geターゲットと基板の間に印加され、前記相変化メモリ材料本体におけるGe濃度を制御するように使用され、
前記第二電極が形成された後、バックエンドオブライン(BEOL)を実行する工程を更に含み、
前記相変化メモリ材料は、40%〜65%の範囲内にあるGe原子濃度を有することを特徴とする請求項9に記載の相変化メモリ装置の製造方法。
【請求項1】
GexSbyTezを含む相変化材料であって、
Ge原子濃度xは、30%〜65%の範囲内にあり、Sb原子濃度yは、13%〜27%の範囲内にあり、Te原子濃度zは、20%〜45%の範囲内にあることを特徴とする相変化材料。
【請求項2】
前記材料は、170℃以上の結晶化温度を有し、
前記相変化メモリ材料は、500℃以上の温度で立方結晶構造から六方最密構造に変換し、
前記材料は、成長支配機構を通じて結晶化することを特徴とする請求項1に記載の相変化材料。
【請求項3】
GexSbyTezを含む相変化材料であって、
Ge原子濃度xは、40%〜65%の範囲内にあり、Sb原子濃度yは、13%〜27%の範囲内にあり、Te原子濃度zは、20%〜45%の範囲内にあることを特徴とする相変化材料。
【請求項4】
前記材料は、200℃以上の結晶化温度を有し、
前記相変化メモリ材料は、500℃以上の温度で立方結晶構造から六方最密構造に変換し、
前記材料は、成長支配機構を通じて結晶化することを特徴とする請求項3に記載の相変化材料。
【請求項5】
第一電極及び第二電極と、
前記第一及び第二電極との間の相変化メモリ材料本体と、を備え、
前記相変化メモリ材料本体のバルク化学量論は、30%〜65%の範囲内にあるGe原子濃度と、13%〜27%の範囲内にあるSb原子濃度と、20%〜45%の範囲内にあるTe原子濃度と、を含むことを特徴とする相変化メモリ材料。
【請求項6】
前記相変化メモリ材料本体は、170℃以上の結晶化温度を有し、
前記相変化メモリ材料本体は、成長支配機構を通じて結晶化することを特徴とする請求項5に記載の相変化メモリ材料。
【請求項7】
第一電極及び第二電極と、
前記第一及び第二電極との間の相変化メモリ材料本体と、を備え、
前記相変化メモリ材料本体のバルク化学量論は、40%〜65%の範囲内にあるGe原子濃度と、13%〜27%の範囲内にあるSb原子濃度と、20%〜45%の範囲内にあるTe原子濃度と、を含むことを特徴とする相変化メモリ材料。
【請求項8】
前記相変化メモリ材料本体は、200℃以上の結晶化温度を有し、
前記相変化メモリ材料本体は、成長支配機構を通じて結晶化することを特徴とする請求項7に記載の相変化材料。
【請求項9】
第一電極を形成する工程と、
Ge原子濃度が30%〜65%の範囲内にあり、Sb原子濃度が13%〜27%の範囲内にあり、Te原子濃度が20%〜45%の範囲内にある相変化メモリ材料本体を形成し、前記第一電極と接触工程と、
第二電極を形成し、前記相変化メモリ材料本体と接触工程と、を備えることを特徴とする相変化メモリ装置の製造方法。
【請求項10】
前記本体を形成する工程は、GST−225ターゲット及びGeターゲットから同時スパッタリングすることを含み、
前記本体を形成する工程は、GST−212ターゲットからスパッタリングすることを含み、
バイアス電圧は、Geターゲットと基板の間に印加され、前記相変化メモリ材料本体におけるGe濃度を制御するように使用され、
前記第二電極が形成された後、バックエンドオブライン(BEOL)を実行する工程を更に含み、
前記相変化メモリ材料は、40%〜65%の範囲内にあるGe原子濃度を有することを特徴とする請求項9に記載の相変化メモリ装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5(a)】
【図5(b)】
【図6(a)】
【図6(b)】
【図7(a)】
【図7(b)】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5(a)】
【図5(b)】
【図6(a)】
【図6(b)】
【図7(a)】
【図7(b)】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2013−8948(P2013−8948A)
【公開日】平成25年1月10日(2013.1.10)
【国際特許分類】
【出願番号】特願2012−103247(P2012−103247)
【出願日】平成24年4月27日(2012.4.27)
【出願人】(599129074)旺宏電子股▲ふん▼有限公司 (27)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
【公開日】平成25年1月10日(2013.1.10)
【国際特許分類】
【出願日】平成24年4月27日(2012.4.27)
【出願人】(599129074)旺宏電子股▲ふん▼有限公司 (27)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
[ Back to top ]