説明

ICチップの基板が薄くなった箇所を検出する装置

【課題】ICチップの基板が薄くなった箇所を検出する装置を提供する。
【解決手段】ICチップの基板が薄くなった箇所を検出する装置は、基板の活性領域に、ホイートストン・ブリッジとして接続された、棒形状の分散された複数の抵抗を備え、ブリッジの第1の対向する抵抗の組は、第1の方向に向いており、ブリッジの第2の対向する抵抗の組は、第2の方向に向いており、第1及び第2の方向は、基板が薄くなった箇所がブリッジの不均衡値を変化させる方向である。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、レーザ攻撃に対するICチップの保護に関する。特に、本発明は、レーザ攻撃を実行する前に実行する、チップの基板が薄くなった箇所を検出することを目的とする。
【背景技術】
【0002】
図1は、図示されていない電子部品が形成された活性層5を上面に有する半導体支持基板3を備えるICチップ1の簡素化された断面図である。基板3は、積層された複数の絶縁層7により覆われている。伝導性を有する接続層9が、絶縁層の間に配置されている。一般に、複数の接続層が存在する。例えば、図示されている例では、M1からM3の三つの接続層が存在する。図示されていない伝導バイアスは、各接続層と、チップの入出力チップ端子11と、活性領域5の部品とを接続するために各絶縁層を横切っており、これにより、回路の接続がなされている。
【0003】
セキュアな装置、例えば支払カードでは、活動領域5のいくつかの領域は、データの処理、及び/又は、暗号鍵等の重要なデータを記憶することができる。そのような装置は、保護された機密データを取得することを目的として不正に操作される可能性がある。
【0004】
公知の攻撃の中では、いわゆる「欠点攻撃」は、故意にチップの動作を妨害するステップと、動作の妨害による効果を分析するステップとを備える。攻撃者は、出力信号等のデータに対する妨害、電力消費量、又は応答時間の影響に特に興味を持っている。攻撃者は、それから、統計的考察等により、アルゴリズムが使用した重要なデータや暗号鍵を推定する。故意にチップの回路に欠点をもたらすために、攻撃方法は、チップの領域をレーザ光線により攻撃するステップを備える。それにより、あるメモリセルに欠点を与え、及び/又は、ある部品の動作を変更することができる。レーザ攻撃では、チップは電力が供給されることに注意するべきである。
【0005】
図2は、レーザ攻撃を行うのに必須の基板3を薄くする第1ステップを示す、図1のチップ1の簡素化された断面図である。活性領域5の部品にレーザ光線を照射するために、攻撃者は、支持基板3の厚さの一部を取り除く必要がある。例えば、180μmの厚さを有する基板により形成されているチップを、レーザ攻撃の前に150μmのオーダの厚さまで薄くする。
【0006】
改竄に対する保護を保証するために、保護回路と結合された攻撃検出装置は、一般に、セキュアなチップに設けられる。攻撃が検出されたとき、保護回路は、重要なデータの保護、退避、又は破壊を実行する。例えば、攻撃が検出されたとき、攻撃者が妨害に対するチップ応答を検出することができる時間を短縮するために、チップの電力供給が中断されるか又はリセットされる。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2005−49330号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
攻撃検出解決方法は論理的である。例えば、解決方法は、データが外部から変更されないように保全テストを計算に定期的に導入するステップを備える。そのような解決方法は、追加の計算ステップを導入するので、チップ応答回数が増加するという問題がある。また、保全テストは、攻撃者によって引き起こされた全ての妨害を検出することはできない。そのため、後者は、攻撃者に重要なデータを取得する時間的余裕を与えることになる。
【0009】
他のいわゆる物理的な攻撃検出手段は、不審な動作を検出することができる、温度変化、紫外線、又はX線に敏感なセンサを特に備える。そのような解決手段は完全には信頼することができない。実際、攻撃者には、攻撃が検出される前に、重要なデータを取得することができる時間的余裕がある。更に、そのような解決手段は、高価であって、実装することが難しい。
【0010】
したがって、本発明の一つの目的は、従来の解決手段の問題の少なくともいくつかを解決する、レーザ攻撃を検出する装置を提供することである。
【0011】
本発明の一つの目的は、攻撃者がレーザ妨害に対するチップ応答を分析する前に、攻撃を検出することができる装置を提供することである。
【0012】
本発明の一つの目的は、レーザ攻撃が実行される前にチップ支持基板が薄くなった箇所を検出することである。
【0013】
本発明の一つの目的は、通常の生産方法で実装することが容易な、安価の解決手段を提供することである。
【課題を解決するための手段】
【0014】
本発明の一つの実施の形態は、基板の活性領域に、ホイートストン・ブリッジとして接続された、棒形状の分散された複数の抵抗を備え、前記ブリッジの第1の対向する抵抗の組は、第1の方向に向いており、前記ブリッジの第2の対向する抵抗の組は、第2の方向に向いており、前記第1及び前記第2の方向は、前記基板が薄くなった箇所が前記ブリッジの不均衡値を変化させる方向である、ICチップの基板が薄くなった箇所を検出する装置を提供する。
【0015】
本発明の一つの実施の形態では、前記基板の主表面は、前記基板の結晶構造の面[001]である。
【0016】
本発明の一つの実施の形態では、前記分散された複数の抵抗は、第1の伝導型の基板領域に形成されており、前記第1及び前記第2の方向は、前記基板の結晶構造の方向(100)及び方向(110)のそれぞれに対応している。
【0017】
本発明の一つの実施の形態では、前記第1の対向する抵抗の組は、第1の伝導型の基板領域に形成されており、前記第2の対向する抵抗の組は、第2の伝導型の基板領域に形成されており、前記第1及び前記第2の方向は、前記基板の結晶構造の方向(100)及び方向(110)のそれぞれに対応している。
【0018】
本発明の一つの実施の形態では、前記第1の対向する抵抗の組は、第1の伝導型の基板領域に形成されており、前記第2の対向する抵抗の組は、第2の伝導型の基板領域に形成されており、前記第1及び前記第2の方向は、前記基板の結晶構造の方向(110)に平行である。
【0019】
本発明の一つの実施の形態では、前記分散された複数の抵抗は、P型の基板領域に形成されており、前記第1及び前記第2の方向は、前記基板の結晶構造の方向(100)及び方向(110)のそれぞれに対応しており、前記第2の対向する抵抗の組のそれぞれは、ポリシリコン層で覆われた絶縁領域により囲まれていて、窒化物の保護層で覆われている。
【0020】
本発明の一つの実施の形態は、前記分散された複数の抵抗は、N型の基板領域に形成されており、前記第1及び前記第2の方向は、前記基板の結晶構造の方向(100)及び方向(110)のそれぞれに対応しており、前記第1の対向する抵抗の組のそれぞれは、ポリシリコン層で覆われた絶縁領域により囲まれていて、窒化物の保護層で覆われている。
【0021】
本発明の他の実施の形態では、ICチップの基板が薄くなった箇所を検出する上記の装置のいずれかを少なくとも一つ備えるとともに、前記装置の不均衡を測定する手段を備える、ICチップの基板が薄くなった箇所を検出する回路を提供する。
【0022】
本発明の一つの実施の形態では、少なくとも一つの比較器が、前記比較器の出力値に基づく前記検出回路の出力状態である前記少なくとも一つの装置の不均衡値と、閾値とを比較する。
【0023】
本発明の上記の目的、特徴、及び効果を、以下の、本発明を限定しない特定の実施の形態において添付図面を参照して詳細に説明する。
【図面の簡単な説明】
【0024】
【図1】ICチップ部分の簡素化された断面図である。
【図2】基板が薄くなった後の図1のチップ部分の簡素化された断面図である。
【図3】ホイートストン・ブリッジの回路図である。
【図4A】実施の形態の抵抗を示す簡素化された平面図である。
【図4B】実施の形態の抵抗を示す簡素化された断面図である。
【図4C】実施の形態の抵抗を示す簡素化された断面図である。
【図5】実施の形態のチップの基板が薄くなった箇所を検出する装置の簡素化された平面図である。
【図6】実施の形態のチップの基板が薄くなった箇所を検出する装置の簡素化された平面図である。
【図7】実施の形態のチップの基板が薄くなった箇所を検出する装置の簡素化された平面図である。
【図8A】実施の形態の抵抗を示す簡素化された平面図である。
【図8B】実施の形態の抵抗を示す簡素化された断面図である。
【図8C】実施の形態の抵抗を示す簡素化された断面図である。
【図9】他の実施の形態のチップの基板が薄くなった箇所を検出する装置の簡素化された平面図である。
【発明を実施するための形態】
【0025】
明瞭さのために、同じ要素は異なった図面において同じ参照番号により示されており、また、通常の通り、集積回路の表示では、各断面図及び平面図は正しい縮尺で示されていない。
【0026】
図3は、例えば同じ抵抗値Rを有する四つの抵抗により形成されたホイートストン・ブリッジの回路図である。第1の電圧VINが、点Aと点Bとの間のブリッジの第1の対角線に供給される。不均衡電圧VOUTが、点Cと点Dとの間のブリッジの第2の対角線に現れる。
【0027】
通常、ホイートストン・ブリッジはつり合っていて、出力電圧VOUTは、値VIN及び生じ得る温度差から独立しており、例えば約0Vである。
【0028】
図4Aは、分散された抵抗の具体例を模式的に示す平面図である。図4B及び図4Cは、図4AのB−B線及びC−C線での断面図である。N型ドープ領域21は、軽度にドープされたP型半導体基板の領域23の上部に形成されている。平面図では、領域21は、長方形の棒の形状を有している。酸化物領域25は、抵抗の境界を特定するために領域21の外縁に配置されている。伝導パッド27は、抵抗領域21の端部に接触するように配置されている。上記の全ての伝導型は逆であってもよい。
【0029】
半導体基板、典型的にはシリコンにより形成された半導体基板は、ピエゾ抵抗特性を有している。すなわち、その伝導率は、それが受ける機械的圧力にしたがって変化する。レーザ攻撃に先行して薄くなった基板は、チップの活性層において及ぼされる圧力を変化させる。したがって、基板が薄くなると、抵抗値が変化する。そのため、厚さの変化を検出するために、抵抗の変化を検出する。
【0030】
図5は、チップ基板が薄くなった箇所を検出する装置の具体例の簡素化された平面図である。この装置は、チップの活性領域に形成されており、同じ抵抗値Rを有する四つの抵抗31,33,35,37により形成されたホイートストン・ブリッジを備える。抵抗31,33,35,37は、図4Aから図4Cに示すように、P型半導体基板に形成された分散された抵抗である。ここでは、基板として、結晶面[001]に主表面を持つ、すなわち、結晶方向(001)と直交する面を持つ単結晶シリコン基板を想定する。対向する抵抗31及び33は、互いに平行であって、ミラー指数の方向(100)に向いている。対向する抵抗35及び37は、互いに平行であって、方向(110)に向いている。このように、抵抗31,33,35,37は、面[001]において、45°の角度を形成する方向(100)及び方向(110)に配置されている。
【0031】
基板がレーザ攻撃の準備のために薄くされた場合、活性領域の圧力変化は、異なった方向に向いている抵抗に異なって影響する。方向(100)に向いている抵抗31及び33は、実質的に変化しない。しかしながら、方向(110)に向いている抵抗35及び37は、大きく変化する。したがって、基板の薄くなった箇所は、ブリッジの不均衡値を変化させる。例えば、180μmの基板から150μmが取り除かれた場合、ブリッジの出力電圧VOUTは、要因4により(例えば、20mVから80mVに)変化する。
【0032】
四つの抵抗が同じ方向に向いている場合、基板の圧力変化は、基板の薄くなった箇所において実質的に全ての抵抗に同じように影響する。そのため、ホイートストン・ブリッジの不均衡値は、変化しない。
【0033】
抵抗が、面[001]に主表面を持つN型半導体基板に形成されている場合、方向(110)に向いている抵抗は、基板の薄くなった箇所において実質的に変化しない。しかしながら、方向(100)に向いている抵抗は、大きく変化する。したがって、ブリッジの不均衡値は、基板の薄くなった箇所に対して敏感である。
【0034】
また、本発明の少なくとも一つの具体例は、図示されていない、ホイートストン・ブリッジの不均衡値を測定する手段を備える。その具体例では、測定手段は、出力電圧VOUTと、例えば50mVといった正の閾値及び例えば50mVといった負の閾値のそれぞれとを比較する比較器を備える。ブリッジの不均衡値が閾値を超える場合、検出回路の基板の薄くなった箇所の出力は変化する。その結果、例えば、チップ動作が停止する。チップに電力が供給されている場合、例えば、定期的に、チップの動作開始時に、又は連続して、不均衡電圧を測定してもよい。
【0035】
図6は、チップ基板の薄くなった箇所を測定する装置の変形例の簡素化された平面図である。この装置は、チップの活性領域に形成されており、同じ抵抗値Rを有する四つの抵抗41,43,45,47により形成されたホイートストン・ブリッジを備える。抵抗41,43,45,47は、分散された抵抗であって、図4Aから図4Cに示すように、面[001]に主表面を持つ基板に形成されている。対向する抵抗41及び43は、基板の軽度にドープされたN型領域に形成されている。抵抗41及び43は、ミラー指数の方向(100)に向いている。対向する抵抗45及び47は、軽度にドープされたP型基板領域に形成されている。抵抗45及び47は、方向(010)に向いている。
【0036】
基板がレーザ攻撃の準備のために薄くされた場合、方向(100)に向いている抵抗41及び43は、大きく変化する。しかしながら、方向(010)に向いている抵抗45及び47は、実質的に変化しない。したがって、基板の薄くなった箇所は、ブリッジの不均衡値を変化させる。
【0037】
図7は、チップ基板の薄くなった箇所を検出する装置の変形例の簡素化された平面図である。この装置は、チップの活性領域に形成されており、同じ抵抗値Rを有する四つの抵抗51,53,55,57により形成されたホイートストン・ブリッジを備える。抵抗51,53,55,57は、図4Aから図4Cに示すように、面[001]に主表面を持つ基板に形成された分散された抵抗である。対向する抵抗51及び53は、軽度にドープされたN型基板領域に形成されている。対向する抵抗55及び57は、軽度にドープされたP型基板領域に形成されている。抵抗51,53,55,及び57は、方向(010)に向いている。
【0038】
基板がレーザ攻撃の準備のために薄くされた場合、抵抗51及び53は、大きく変化する。しかしながら、抵抗55及び57は、実質的に変化しない。したがって、基板の薄くなった箇所は、ブリッジの不均衡値を変化させる。
【0039】
もちろん、本発明は、図5から図7に示す構成に限定されない。当業者は、ホイートストン・ブリッジの抵抗の構成を変形することにより所望の動作を実行させる能力を有する。しかしながら、良い検出性能を得るために、ブリッジは、基板が薄くなったことにより発生する圧力変化に対して敏感であるべきである。一般に、ブリッジの第1の対向する抵抗の組は、基板が薄くなったことにより引き起こされる圧力変化に対して特に敏感であるべきである。しかしながら、基板が薄くなっても、ブリッジの第2の対向する抵抗の組は、実質的に変化しない。本発明者は、上述した構成が[001]シリコン基板について最適の検出性能を示すと考える。もちろん、基板の主表面が面[001]でなければ、薄くなったことにより生じる圧力に応じて最大の可変性を示す他の方法が選択される。
【0040】
図8Aは、チップの活性層に形成された分散された抵抗の具体例を模式的に示す平面図である。図8B及び図8Cは、図8のB−B線及びC−C線での抵抗の断面図である。図8Aから図8Cの抵抗は、図4Aから図4Cの抵抗と同様である。それは、更に、絶縁領域25の表面にポリシリコン層61を備える。層61は、集積回路の他の位置においてMOSトランジスタの絶縁されたゲートを形成している、絶縁されたポリシリコン層の一部の絶縁領域25を保護する。更に、窒化物の保護層63が、伝導パッド27以外の全部の抵抗を覆ってもよい。
【0041】
図9は、チップ基板の薄くなった箇所を検出する装置の簡素化された平面図である。この装置は、同じ抵抗値Rを有し、面[001]に主表面を持つP型半導体基板に形成された四つの抵抗71,73,75,77により形成されたホイートストン・ブリッジを備える。対向する抵抗71及び73は、図4Aから図4Cを用いて説明したように形成された分散された抵抗である。対向する抵抗75及び77は、図8Aから図8Cを用いて関係を説明したように形成された、ポリシリコンにより覆われたそれらの絶縁領域を持つ分散している抵抗である。抵抗71及び73は、方向(100)に向いており、抵抗75及び77は、方向(110)に向いている。
【0042】
そのような装置は、図5を用いて説明した装置に関し、基板の薄くなった箇所の検出性能を改善している。実際、抵抗75及び77のポリシリコン及び窒化物の層は、活性領域におけるそれらの抵抗の圧力変化に対する感度を増幅している。
【0043】
薄くなった箇所の検出素子としてホイートストン・ブリッジを用いる利点は、不均衡値VOUTが回路温度から独立している点である。実際、抵抗値は温度とともに変化するが、ドリフトは、少なくとも全ての抵抗が同じドープ型である場合、同じブリッジの全ての抵抗について同じである。したがって、つり合うことに変わりはない。
【0044】
本発明の実施の形態は、通常の生産方法と互換性があって、生産ステップの追加を必要としない課題解決手段を提供することができる効果を奏する。
【0045】
本発明の特定の実施の形態を説明したが、様々の変更及び修正は、当業者にとって自明である。特に、上記では、一つのホイートストン・ブリッジとこのブリッジの不均衡を測定する手段とを備える、チップの基板が薄くなった箇所を検出する回路について言及した。当業者は、複数のホイートストン・ブリッジを備える検出回路を生産する能力を有している。また、当業者は、ホイートストン・ブリッジの抵抗が形成されている半導体基板の伝導型がいずれであっても所望の動作を実行させる能力を有している。また、本発明は、上記のブリッジの不均衡検出手段に限定されない。当業者は、用いるホイートストン・ブリッジの不均衡測定手段がどのようなものであっても所望の動作を実行させる能力を有している。更に、上記では、同じ抵抗値を有する四つの抵抗により形成されたホイートストン・ブリッジについて言及した。当業者は、同じ抵抗値を有していない抵抗により形成された通常の平衡ホイートストン・ブリッジを用いることによって所望の動作を実行させる能力を有している。
【符号の説明】
【0046】
1 ICチップ
3 支持基板
5 活性層
7 絶縁層
9 接続層
11 入出力チップ端子
M1〜M3 接続層
21 抵抗領域
23 軽度にドープされたP型半導体基板の領域
25 絶縁領域
27 伝導パッド
31,33,35,37 抵抗
41,43,45,47 抵抗
51,53,55,57 抵抗
61 ポリシリコン層
63 窒化物層
71,73,75,77 抵抗

【特許請求の範囲】
【請求項1】
基板の活性領域に、ホイートストン・ブリッジとして接続された、棒形状の分散された複数の抵抗を備え、
前記ブリッジの第1の対向する抵抗の組は、第1の方向に向いており、
前記ブリッジの第2の対向する抵抗の組は、第2の方向に向いており、
前記第1及び前記第2の方向は、前記基板が薄くなった箇所が前記ブリッジの不均衡値を変化させる方向である
ICチップの基板が薄くなった箇所を検出する装置。
【請求項2】
前記基板の主表面は、前記基板の結晶構造の面[001]である
請求項1に記載のICチップの基板が薄くなった箇所を検出する装置。
【請求項3】
前記分散された複数の抵抗は、第1の伝導型の基板領域に形成されており、
前記第1及び前記第2の方向は、前記基板の結晶構造の方向(100)及び方向(110)のそれぞれに対応している
請求項2に記載のICチップの基板が薄くなった箇所を検出する装置。
【請求項4】
前記第1の対向する抵抗の組は、第1の伝導型の基板領域に形成されており、
前記第2の対向する抵抗の組は、第2の伝導型の基板領域に形成されており、
前記第1及び前記第2の方向は、前記基板の結晶構造の方向(100)及び方向(110)のそれぞれに対応している
請求項2に記載のICチップの基板が薄くなった箇所を検出する装置。
【請求項5】
前記第1の対向する抵抗の組は、第1の伝導型の基板領域に形成されており、
前記第2の対向する抵抗の組は、第2の伝導型の基板領域に形成されており、
前記第1及び前記第2の方向は、前記基板の結晶構造の方向(110)に平行である
請求項2に記載のICチップの基板が薄くなった箇所を検出する装置。
【請求項6】
前記分散された複数の抵抗は、P型の基板領域に形成されており、
前記第1及び前記第2の方向は、前記基板の結晶構造の方向(100)及び方向(110)のそれぞれに対応しており、
前記第2の対向する抵抗の組のそれぞれは、ポリシリコン層で覆われた絶縁領域により囲まれていて、窒化物の保護層で覆われている
請求項2に記載のICチップの基板が薄くなった箇所を検出する装置。
【請求項7】
前記分散された複数の抵抗は、N型の基板領域に形成されており、
前記第1及び前記第2の方向は、前記基板の結晶構造の方向(100)及び方向(110)のそれぞれに対応しており、
前記第1の対向する抵抗の組のそれぞれは、ポリシリコン層で覆われた絶縁領域により囲まれていて、窒化物の保護層で覆われている
請求項2に記載のICチップの基板が薄くなった箇所を検出する装置。
【請求項8】
請求項1に記載のICチップの基板が薄くなった箇所を検出する装置を少なくとも一つ備えるとともに、
前記少なくとも一つの装置の不均衡を測定する手段を備える
ICチップの基板が薄くなった箇所を検出する回路。
【請求項9】
少なくとも一つの比較器が、前記少なくとも一つの比較器の出力値に基づく前記検出回路の出力状態である前記少なくとも一つの装置の不均衡値と、閾値とを比較する
請求項8に記載のICチップの基板が薄くなった箇所を検出する回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4A】
image rotate

【図4B】
image rotate

【図4C】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8A】
image rotate

【図8B】
image rotate

【図8C】
image rotate

【図9】
image rotate


【公開番号】特開2010−287894(P2010−287894A)
【公開日】平成22年12月24日(2010.12.24)
【国際特許分類】
【出願番号】特願2010−134365(P2010−134365)
【出願日】平成22年6月11日(2010.6.11)
【出願人】(509096153)エス テ マイクロエレクトロニクス(ローセット)エス アー エス (15)
【Fターム(参考)】