ＩＩＩ族窒化物半導体素子の製造
電源電極を受け入れる部分の上に保護本体を設ける間に、ゲート構造を形成する工程を有する、III族窒化物電力半導体素子を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、「セルフアライン常時オフＡｌＧａＮ／ＧａＮ ＨＥＭＴを製造するためのＡｌＧａＮ Ｎフェースド材料の再成長」という発明の名称の２００５年１０月３日に提出の米国仮特許願第６０／７２３０４０号に関連するものである。
【０００２】
本発明は、半導体素子、より詳細には、III族窒化物電力半導体素子に関する。
【０００３】
本明細書で用いるIII族窒化物半導体は、窒素および少なくとも１つのIII族元素を含む半導体、例えばＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどを指す。
【背景技術】
【０００４】
III族窒化物ヘテロ接合半導体素子における２次元電子ガス（２-ＤＥＧ）の大きい絶縁破壊電界（＞２．２ＭＶ／ｃｍ）、および高電流密度は、それらを電力的応用をする際に魅力的である。
【０００５】
公知のIII族窒化物ヘテロ接合電力半導体素子の１つは、高電子移動度トランジスタ（ＨＥＭＴ）である。ＨＥＭＴの望ましい変型は、常時オフＨＥＭＴ、すなわち、そのゲート電極に適切な電圧が加えられない場合は、電流（微小なリーク電流を除いて）の導通を不可能にするＨＥＭＴである。
【０００６】
図１は、常時オフIII族窒化物電力半導体素子を示し、この素子は、III族窒化物半導体スタック１を含んでいる。スタック１は、Ｎ極ＧａＮ層２、Ｎ極ＡｌＧａＮ層３、Ｎ極ＧａＮ層４、およびＮ極ＡｌＧａＮ層５を含み、その各々は、通常分子線エピタキシー（ＭＢＥ）を用いて成長させられる。
【０００７】
図１に示す素子を製造するために、スタック１は、まず、成長させられ、次にＡｌＧａＮ層は、エッチングにより除去されて、電源電極（例えば、ソースおよびドレイン電極）６、７用の部分を画定する。次に、ゲート絶縁体およびゲート電極スタック、またはショットキーゲート電極を含むのが好ましいゲート構造８は、ＡｌＧａＮ層５の残りの上に形成される。
【０００８】
ゲート構造８の下のＡｌＧａＮ層５は、伝導帯をフェルミエネルギーの上に引き上げ、ゲート構造８の下の２-ＤＥＧを除去する。その結果、素子は常時オフになる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１に示す素子を製造する際に、Ｎ極ＧａＮ層４は、Ｎ極ＡｌＧａＮ層５のエッチング中に損傷を受ける。その結果、電源電極６，７とＧａＮ層４との間のオーミックコンタクトの品質が損なわれて、品質の劣る素子が生じる。
【課題を解決するための手段】
【００１０】
本発明による方法では、ゲート構造は最初に画定され、電源電極を受け入れるIII族窒化物半導体本体は、保護スペーサ本体によって保護される。
【００１１】
本発明の好ましい実施形態では、素子は、第１Ｎ極III族窒化物半導体本体を、支持本体の上に成長させ、第２Ｎ極III族窒化物半導体本体を、第１Ｎ極III族窒化物半導体本体の上に成長させ、第３Ｎ極III族窒化物半導体本体を、第２Ｎ極III族窒化物半導体本体の上に成長させ、保護スペーサ本体を、第３III族窒化物半導体本体の上に成長させ、保護スペーサ本体の一部を除去して、そこに開口を画定し、ゲート構造を受け入れるために、第３III族窒化物半導体本体の一部を露出し、第４Ｎ極III族窒化物半導体本体を少なくとも露出部分の上に成長させ、そしてゲート構造を第４III族窒化物半導体本体の上に形成することによって製造される。
【００１２】
また一方、本発明は、Ｎ極III族窒化物素子に限定されない。従って、ある実施形態では、本発明による素子は、第１III族窒化物半導体本体を、支持本体の上に成長させ、第２III族窒化物半導体本体を、第１III族窒化物半導体本体の上に成長させ、第３III族窒化物半導体本体を、第２III族窒化物半導体本体の上に成長させ、保護スペーサ本体を、第３III族窒化物半導体本体の上に成長させ、保護スペーサ本体の一部を除去して、そこに開口を形成し、ゲート構造を受け入れるために、第３III族窒化物半導体本体の一部を露出し、そして、ゲート構造を第３III族窒化物半導体本体の上に形成することによって製造される。
【００１３】
本発明の方法によると、ゲート構造が形成されている間、保護スペーサ本体は、またエッチング停止層の機能も果たす。保護スペーサ本体を形成するのに適する材料は、Ｇｅ、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、または同種のものである。
【００１４】
本発明の他の特徴および利点について、添付図面に基づく本発明の次の説明により明らかにする。
【発明を実施するための最良の形態】
【００１５】
図２に示すように、本発明の好ましい実施形態によって製造されるIII族窒化物電力半導体素子は、支持本体１０、第１Ｎ極III族窒化物半導体本体１２（これはＮ極ＧａＮから成ることが好ましい）、本体１２の上に形成される第２Ｎ極III族窒化物半導体本体１４（これはＮ極ＡｌＧａＮから成ることが好ましい）、本体１４の上に形成される第３Ｎ極III族窒化物半導体本体１６（これはＮ極ＧａＮから成ることが好ましい）、本体１６とオーミックコンタクトする第１電源電極１８（例えばソース電極）、本体１６とオーミックコンタクトする第２電源電極２０（例えばドレイン電極）、本体１６上に形成され、間隔をおいて配置されるスペーサ本体２２、スペーサ本体２２の間の本体１６の上に形成される第４Ｎ極III族窒化物半導体本体２４（これはＮ極ＡｌＧａＮから成ることが好ましい）、および本体２４の上に形成されるゲート構造２６を含んでいる。
【００１６】
好ましい実施形態では、ゲート構造体２６は、例えばＳｉＯ2またはＳｉ3Ｎ4から成るゲート絶縁体２８、および金属または非金属のゲート材料を含む、任意の適切なゲート材料から成るゲート電極３０を含んでいる。
【００１７】
好ましい実施形態の支持本体１０は、基板３２、および必要な場合には、バッファ層３４を有している。好ましい実施形態では、基板３２はシリコンから成り、バッファ層３４はＡｌＮから成っている。他の基板材料としては、ＳｉＣ、サファイア、またはIII族窒化物基板、例えばＧａＮ基板が含まれる。ＧａＮ基板を使用する場合には、バッファ層は無くてもよい。
【００１８】
図３Ａ〜図３Ｄに示すように、本発明の第１実施形態により、第１（１２）、第２（１４）、第３（１６）Ｎ極III族窒化物本体が、支持本体１０の上に成長させられ、本体１０は、シリコン基板３２およびＡｌＮバッファ層３４を有することが好ましい。第１（１２）、第２（１４）、および第３（１６）本体は、それぞれ、Ｎ極ＧａＮ、Ｎ極ＡｌＧａＮ、およびＮ極ＧａＮから成っている。
【００１９】
次に、スペーサ材料（好ましくはＧｅ）の層は、第３Ｎ極III族窒化物本体１６上に、堆積または成長させられ、フォトリソグラフィまたは類似技術によってパターン成形され、図３Ｂに示すように、間隔をあけたスペーサ本体２２を得る。スペーサ本体２２間の隙間３６は、少なくとも第３Ｎ極III族窒化物本体１６を露出し、ゲート構造を受け入れる部分を画定することに留意する必要がある。
【００２０】
その後、第４Ｎ極III族窒化物本体（好ましい実施形態ではＮ極ＡｌＧａＮ）は、図３Ｃに示すように、少なくとも第３Ｎ極III族窒化物半導体本体１６上に、また好ましい実施形態では、スペーサ２２上に成長させられる。
【００２１】
次に、ゲート構造２６を構成する本体は、第４Ｎ極III族窒化物本体２４上に形成され、スタックは、フォトリソグラフィなどを用いてパターン成形され、好ましい実施形態のゲート構造２６を得る。このようにして、ゲート絶縁体本体およびゲート電極本体は、第４Ｎ極III族窒化物本体２４上に形成され、パターン成形されて、ゲート絶縁体２８およびゲート電極３０を得る。
【００２２】
ゲート構造２６を形成した後に、スペーサ２２は、フォトリソグラフィなどを用いて、さらにパターン成形され、そこの開口に、電源電極を受け入れる部分を画定する第３Ｎ極III族窒化物本体１６が露出する。次に第１および第２電源電極１８および２０は、第３本体１６上に形成されて、図２に示すような好ましい実施形態の素子を得る。
【００２３】
図４に示す、本発明の第２実施形態では、ゲート構造２６は、第４Ｎ極III族窒化物半導体本体２４とショットキー接触する材料を用いて形成される。その後のプロセスは、本発明の第１実施形態と同じである。
【００２４】
本発明による方法は、Ｎ極III族窒化物半導体素子に限定されない。任意の半導体素子に適用することができる。
【００２５】
図７Ａ〜図７Ｅにおいて、同じ符号は、同じ要素を示す。第３実施形態によるプロセスでは、第１III族窒化物半導体本体１２’（例えばＧａＮ）、第２III族窒化物半導体本体１４’（ＡｌＧａＮ）、および第３半導体本体１６’（例えばＧａＮ）は、支持本体１０上に順々に成長させられる。本体１２’、１４’、および１６’は、Ｎ極を必要としないことに留意する必要がある。
【００２６】
本発明の一態様によれば、保護本体２２は、第３III族窒化物本体１６’上に形成され、フォトリソグラフィなどによってパターン成形され、ゲート構造を受け入れるためにIII族窒化物本体１６’の一部を露出するゲート開口を有している。その後、ゲート絶縁体本体２４はスペーサ本体２２の上に、かつゲート開口の底面のIII族窒化物本体１６’の上に形成される。次にゲート電極本体２８は、ゲート絶縁体本体２４の上に形成される。結果を図７Ａに示す。
【００２７】
次に、ゲートマスク３８は、図７Ｂに示すように、スペーサ本体２２のゲート開口と整列して、ゲート電極本体２８の上に形成される。その後、ゲート電極本体２８およびゲート絶縁体本体２４のマスキングされない部分は、保護本体２２に達するまで除去される。結果を図７Ｃに示す。
【００２８】
次に、第１電源電極マスク４０が、保護スペーサ本体２２に施される。マスク４０は、除去するためにゲート構造２６と隣接するスペーサ本体２２の部分を画定し、エッチングなどによって、ゲート構造２６に隣接するスペーサ本体２２のマスキングされない部分は除去され、図７Ｄに示すように、第３III族窒化物本体１６’として露出することが好ましい。次に、絶縁体本体４２は、少なくともゲート構造２６の上に形成され、ゲート構造２６とスペーサ本体２２との間の空間を充填することが好ましい。次に、第２電源電極マスク４４が、図７Ｅに示すように、第１絶縁体本体４２の上に施される。その後、絶縁体本体４２に隣接するスペーサ本体２２は除去されて、絶縁体本体４２に隣接する第３III族窒化物本体１６’の部分を露出させ、第１（１８）および第２（２０）電源電極が、第３III族窒化物本体１６’の露出部分上に形成される。その結果、図７Ｆに示すような素子が、第３実施形態によって製造される。
【００２９】
別の実施形態として、ゲート構造２６は、第３III族窒化物本体１６’とショットキー接触する本体を含んでいるのがよいことに留意する必要がある。このような場合、ゲート絶縁体本体２４をプロセスから省いてもよく、ゲートショットキー本体だけを、そのパターン成形後に、スペーサ本体２２の上に形成させるのがよい。製造プロセスの残りは、本発明の第３実施形態に関して上に詳述したものと同じでよい。
【００３０】
保護本体２２用の好ましい材料は、Ｇｅであるが、他の材料、例えばＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3なども、本発明の範囲および精神を逸脱することなく使用しうるとよいことに留意する必要がある。
【００３１】
Ｎ面III族窒化物半導体膜は、酸に非常に弱く、従って、ＨＣｌおよびフォトレジスト現像剤によって、容易にエッチングされる。さらに、ドライエッチングプロセスのプラズマは、材料を損傷し、電源電極の下の表面粗さを増大させる。粗い表面は、オーミックコンタクト抵抗を大とする。
【００３２】
本発明によるプロセスでは、保護スペーサ本体２２は、Ｎ極III族窒化物本体を損傷しないように保護し、また停止バリアを提供して、ドライエッチングにおけるプラズマ損傷を防止する。
【００３３】
また、第３および第４III族窒化物本体は、通常は薄い（＜１００ｎｍ）ことにも留意する必要がある。電源電極の位置におけるオーバーエッチングは、２ＤＥＧ密度を減らし、従って抵抗が増大する。ドライエッチングもウェットエッチングも、このような薄膜を除去するために、制御不可能である。本発明によるプロセスでは、膜厚は、すべて、成長速度を正確に監視することができるＭＢＥによって決定されることが好ましい。Ｈ2Ｏ2を、電源電極の位置における保護スペーサ本体（Ｇｅがスペーサ材料として選ばれる場合）を、下部のIII族窒化物を損傷することなく、選択的に除去するために使用することができる。
【００３４】
以上本発明を、その特定の実施形態に即して説明したけれども、多くの他の変形例と変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されるべきものである。
【図面の簡単な説明】
【００３５】
【図１】常時オフIII族窒化物電力半導体素子の能動領域の一部を示す。
【図２】本発明によって製造されるIII族窒化物半導体素子の能動領域の一部を示す。
【図３Ａ】本発明の好ましい実施形態によるプロセスを示す。
【図３Ｂ】本発明の好ましい実施形態によるプロセスを示す。
【図３Ｃ】本発明の好ましい実施形態によるプロセスを示す。
【図３Ｄ】本発明の好ましい実施形態によるプロセスを示す。
【図４】本発明によって製造される素子の代替ゲート構造を示す。
【図５】本発明によって製造される素子のゲートの下の領域のバンド図を示す。
【図６】本発明によって製造される素子の電源電極下の領域のバンド図を示す。
【図７Ａ】本発明の別の実施形態によるプロセスを示す。
【図７Ｂ】本発明の別の実施形態によるプロセスを示す。
【図７Ｃ】本発明の別の実施形態によるプロセスを示す。
【図７Ｄ】本発明の別の実施形態によるプロセスを示す。
【図７Ｅ】本発明の別の実施形態によるプロセスを示す。
【図７Ｆ】本発明の別の実施形態によるプロセスを示す。
【符号の説明】
【００３６】
１ 半導体スタック
２ Ｎ極ＧａＮ層
３ Ｎ極ＡｌＧａＮ層
４ Ｎ極ＧａＮ層
５ Ｎ極ＡｌＧａＮ層
６ 電源電極
７ 電源電極
８ ゲート構造
１０ 支持本体
１２ 第１Ｎ極III族窒化物半導体本体
１４ 第２Ｎ極III族窒化物半導体本体
１６ 第３Ｎ極III族窒化物半導体本体
１８ 第１電源電極
２０ 第２電源電極
２２ スペーサ本体
２４ 第４Ｎ極III族窒化物半導体本体
２６ ゲート構造体
２８ ゲート絶縁体
３０ ゲート電極
３２ 基板
３４ バッファ層
３６ 隙間
４０ 第１電源電極マスク
４２ 絶縁体本体
４４ 第２電源電極マスク
【技術分野】
【０００１】
本出願は、「セルフアライン常時オフＡｌＧａＮ／ＧａＮ ＨＥＭＴを製造するためのＡｌＧａＮ Ｎフェースド材料の再成長」という発明の名称の２００５年１０月３日に提出の米国仮特許願第６０／７２３０４０号に関連するものである。
【０００２】
本発明は、半導体素子、より詳細には、III族窒化物電力半導体素子に関する。
【０００３】
本明細書で用いるIII族窒化物半導体は、窒素および少なくとも１つのIII族元素を含む半導体、例えばＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどを指す。
【背景技術】
【０００４】
III族窒化物ヘテロ接合半導体素子における２次元電子ガス（２-ＤＥＧ）の大きい絶縁破壊電界（＞２．２ＭＶ／ｃｍ）、および高電流密度は、それらを電力的応用をする際に魅力的である。
【０００５】
公知のIII族窒化物ヘテロ接合電力半導体素子の１つは、高電子移動度トランジスタ（ＨＥＭＴ）である。ＨＥＭＴの望ましい変型は、常時オフＨＥＭＴ、すなわち、そのゲート電極に適切な電圧が加えられない場合は、電流（微小なリーク電流を除いて）の導通を不可能にするＨＥＭＴである。
【０００６】
図１は、常時オフIII族窒化物電力半導体素子を示し、この素子は、III族窒化物半導体スタック１を含んでいる。スタック１は、Ｎ極ＧａＮ層２、Ｎ極ＡｌＧａＮ層３、Ｎ極ＧａＮ層４、およびＮ極ＡｌＧａＮ層５を含み、その各々は、通常分子線エピタキシー（ＭＢＥ）を用いて成長させられる。
【０００７】
図１に示す素子を製造するために、スタック１は、まず、成長させられ、次にＡｌＧａＮ層は、エッチングにより除去されて、電源電極（例えば、ソースおよびドレイン電極）６、７用の部分を画定する。次に、ゲート絶縁体およびゲート電極スタック、またはショットキーゲート電極を含むのが好ましいゲート構造８は、ＡｌＧａＮ層５の残りの上に形成される。
【０００８】
ゲート構造８の下のＡｌＧａＮ層５は、伝導帯をフェルミエネルギーの上に引き上げ、ゲート構造８の下の２-ＤＥＧを除去する。その結果、素子は常時オフになる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１に示す素子を製造する際に、Ｎ極ＧａＮ層４は、Ｎ極ＡｌＧａＮ層５のエッチング中に損傷を受ける。その結果、電源電極６，７とＧａＮ層４との間のオーミックコンタクトの品質が損なわれて、品質の劣る素子が生じる。
【課題を解決するための手段】
【００１０】
本発明による方法では、ゲート構造は最初に画定され、電源電極を受け入れるIII族窒化物半導体本体は、保護スペーサ本体によって保護される。
【００１１】
本発明の好ましい実施形態では、素子は、第１Ｎ極III族窒化物半導体本体を、支持本体の上に成長させ、第２Ｎ極III族窒化物半導体本体を、第１Ｎ極III族窒化物半導体本体の上に成長させ、第３Ｎ極III族窒化物半導体本体を、第２Ｎ極III族窒化物半導体本体の上に成長させ、保護スペーサ本体を、第３III族窒化物半導体本体の上に成長させ、保護スペーサ本体の一部を除去して、そこに開口を画定し、ゲート構造を受け入れるために、第３III族窒化物半導体本体の一部を露出し、第４Ｎ極III族窒化物半導体本体を少なくとも露出部分の上に成長させ、そしてゲート構造を第４III族窒化物半導体本体の上に形成することによって製造される。
【００１２】
また一方、本発明は、Ｎ極III族窒化物素子に限定されない。従って、ある実施形態では、本発明による素子は、第１III族窒化物半導体本体を、支持本体の上に成長させ、第２III族窒化物半導体本体を、第１III族窒化物半導体本体の上に成長させ、第３III族窒化物半導体本体を、第２III族窒化物半導体本体の上に成長させ、保護スペーサ本体を、第３III族窒化物半導体本体の上に成長させ、保護スペーサ本体の一部を除去して、そこに開口を形成し、ゲート構造を受け入れるために、第３III族窒化物半導体本体の一部を露出し、そして、ゲート構造を第３III族窒化物半導体本体の上に形成することによって製造される。
【００１３】
本発明の方法によると、ゲート構造が形成されている間、保護スペーサ本体は、またエッチング停止層の機能も果たす。保護スペーサ本体を形成するのに適する材料は、Ｇｅ、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、または同種のものである。
【００１４】
本発明の他の特徴および利点について、添付図面に基づく本発明の次の説明により明らかにする。
【発明を実施するための最良の形態】
【００１５】
図２に示すように、本発明の好ましい実施形態によって製造されるIII族窒化物電力半導体素子は、支持本体１０、第１Ｎ極III族窒化物半導体本体１２（これはＮ極ＧａＮから成ることが好ましい）、本体１２の上に形成される第２Ｎ極III族窒化物半導体本体１４（これはＮ極ＡｌＧａＮから成ることが好ましい）、本体１４の上に形成される第３Ｎ極III族窒化物半導体本体１６（これはＮ極ＧａＮから成ることが好ましい）、本体１６とオーミックコンタクトする第１電源電極１８（例えばソース電極）、本体１６とオーミックコンタクトする第２電源電極２０（例えばドレイン電極）、本体１６上に形成され、間隔をおいて配置されるスペーサ本体２２、スペーサ本体２２の間の本体１６の上に形成される第４Ｎ極III族窒化物半導体本体２４（これはＮ極ＡｌＧａＮから成ることが好ましい）、および本体２４の上に形成されるゲート構造２６を含んでいる。
【００１６】
好ましい実施形態では、ゲート構造体２６は、例えばＳｉＯ2またはＳｉ3Ｎ4から成るゲート絶縁体２８、および金属または非金属のゲート材料を含む、任意の適切なゲート材料から成るゲート電極３０を含んでいる。
【００１７】
好ましい実施形態の支持本体１０は、基板３２、および必要な場合には、バッファ層３４を有している。好ましい実施形態では、基板３２はシリコンから成り、バッファ層３４はＡｌＮから成っている。他の基板材料としては、ＳｉＣ、サファイア、またはIII族窒化物基板、例えばＧａＮ基板が含まれる。ＧａＮ基板を使用する場合には、バッファ層は無くてもよい。
【００１８】
図３Ａ〜図３Ｄに示すように、本発明の第１実施形態により、第１（１２）、第２（１４）、第３（１６）Ｎ極III族窒化物本体が、支持本体１０の上に成長させられ、本体１０は、シリコン基板３２およびＡｌＮバッファ層３４を有することが好ましい。第１（１２）、第２（１４）、および第３（１６）本体は、それぞれ、Ｎ極ＧａＮ、Ｎ極ＡｌＧａＮ、およびＮ極ＧａＮから成っている。
【００１９】
次に、スペーサ材料（好ましくはＧｅ）の層は、第３Ｎ極III族窒化物本体１６上に、堆積または成長させられ、フォトリソグラフィまたは類似技術によってパターン成形され、図３Ｂに示すように、間隔をあけたスペーサ本体２２を得る。スペーサ本体２２間の隙間３６は、少なくとも第３Ｎ極III族窒化物本体１６を露出し、ゲート構造を受け入れる部分を画定することに留意する必要がある。
【００２０】
その後、第４Ｎ極III族窒化物本体（好ましい実施形態ではＮ極ＡｌＧａＮ）は、図３Ｃに示すように、少なくとも第３Ｎ極III族窒化物半導体本体１６上に、また好ましい実施形態では、スペーサ２２上に成長させられる。
【００２１】
次に、ゲート構造２６を構成する本体は、第４Ｎ極III族窒化物本体２４上に形成され、スタックは、フォトリソグラフィなどを用いてパターン成形され、好ましい実施形態のゲート構造２６を得る。このようにして、ゲート絶縁体本体およびゲート電極本体は、第４Ｎ極III族窒化物本体２４上に形成され、パターン成形されて、ゲート絶縁体２８およびゲート電極３０を得る。
【００２２】
ゲート構造２６を形成した後に、スペーサ２２は、フォトリソグラフィなどを用いて、さらにパターン成形され、そこの開口に、電源電極を受け入れる部分を画定する第３Ｎ極III族窒化物本体１６が露出する。次に第１および第２電源電極１８および２０は、第３本体１６上に形成されて、図２に示すような好ましい実施形態の素子を得る。
【００２３】
図４に示す、本発明の第２実施形態では、ゲート構造２６は、第４Ｎ極III族窒化物半導体本体２４とショットキー接触する材料を用いて形成される。その後のプロセスは、本発明の第１実施形態と同じである。
【００２４】
本発明による方法は、Ｎ極III族窒化物半導体素子に限定されない。任意の半導体素子に適用することができる。
【００２５】
図７Ａ〜図７Ｅにおいて、同じ符号は、同じ要素を示す。第３実施形態によるプロセスでは、第１III族窒化物半導体本体１２’（例えばＧａＮ）、第２III族窒化物半導体本体１４’（ＡｌＧａＮ）、および第３半導体本体１６’（例えばＧａＮ）は、支持本体１０上に順々に成長させられる。本体１２’、１４’、および１６’は、Ｎ極を必要としないことに留意する必要がある。
【００２６】
本発明の一態様によれば、保護本体２２は、第３III族窒化物本体１６’上に形成され、フォトリソグラフィなどによってパターン成形され、ゲート構造を受け入れるためにIII族窒化物本体１６’の一部を露出するゲート開口を有している。その後、ゲート絶縁体本体２４はスペーサ本体２２の上に、かつゲート開口の底面のIII族窒化物本体１６’の上に形成される。次にゲート電極本体２８は、ゲート絶縁体本体２４の上に形成される。結果を図７Ａに示す。
【００２７】
次に、ゲートマスク３８は、図７Ｂに示すように、スペーサ本体２２のゲート開口と整列して、ゲート電極本体２８の上に形成される。その後、ゲート電極本体２８およびゲート絶縁体本体２４のマスキングされない部分は、保護本体２２に達するまで除去される。結果を図７Ｃに示す。
【００２８】
次に、第１電源電極マスク４０が、保護スペーサ本体２２に施される。マスク４０は、除去するためにゲート構造２６と隣接するスペーサ本体２２の部分を画定し、エッチングなどによって、ゲート構造２６に隣接するスペーサ本体２２のマスキングされない部分は除去され、図７Ｄに示すように、第３III族窒化物本体１６’として露出することが好ましい。次に、絶縁体本体４２は、少なくともゲート構造２６の上に形成され、ゲート構造２６とスペーサ本体２２との間の空間を充填することが好ましい。次に、第２電源電極マスク４４が、図７Ｅに示すように、第１絶縁体本体４２の上に施される。その後、絶縁体本体４２に隣接するスペーサ本体２２は除去されて、絶縁体本体４２に隣接する第３III族窒化物本体１６’の部分を露出させ、第１（１８）および第２（２０）電源電極が、第３III族窒化物本体１６’の露出部分上に形成される。その結果、図７Ｆに示すような素子が、第３実施形態によって製造される。
【００２９】
別の実施形態として、ゲート構造２６は、第３III族窒化物本体１６’とショットキー接触する本体を含んでいるのがよいことに留意する必要がある。このような場合、ゲート絶縁体本体２４をプロセスから省いてもよく、ゲートショットキー本体だけを、そのパターン成形後に、スペーサ本体２２の上に形成させるのがよい。製造プロセスの残りは、本発明の第３実施形態に関して上に詳述したものと同じでよい。
【００３０】
保護本体２２用の好ましい材料は、Ｇｅであるが、他の材料、例えばＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3なども、本発明の範囲および精神を逸脱することなく使用しうるとよいことに留意する必要がある。
【００３１】
Ｎ面III族窒化物半導体膜は、酸に非常に弱く、従って、ＨＣｌおよびフォトレジスト現像剤によって、容易にエッチングされる。さらに、ドライエッチングプロセスのプラズマは、材料を損傷し、電源電極の下の表面粗さを増大させる。粗い表面は、オーミックコンタクト抵抗を大とする。
【００３２】
本発明によるプロセスでは、保護スペーサ本体２２は、Ｎ極III族窒化物本体を損傷しないように保護し、また停止バリアを提供して、ドライエッチングにおけるプラズマ損傷を防止する。
【００３３】
また、第３および第４III族窒化物本体は、通常は薄い（＜１００ｎｍ）ことにも留意する必要がある。電源電極の位置におけるオーバーエッチングは、２ＤＥＧ密度を減らし、従って抵抗が増大する。ドライエッチングもウェットエッチングも、このような薄膜を除去するために、制御不可能である。本発明によるプロセスでは、膜厚は、すべて、成長速度を正確に監視することができるＭＢＥによって決定されることが好ましい。Ｈ2Ｏ2を、電源電極の位置における保護スペーサ本体（Ｇｅがスペーサ材料として選ばれる場合）を、下部のIII族窒化物を損傷することなく、選択的に除去するために使用することができる。
【００３４】
以上本発明を、その特定の実施形態に即して説明したけれども、多くの他の変形例と変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されるべきものである。
【図面の簡単な説明】
【００３５】
【図１】常時オフIII族窒化物電力半導体素子の能動領域の一部を示す。
【図２】本発明によって製造されるIII族窒化物半導体素子の能動領域の一部を示す。
【図３Ａ】本発明の好ましい実施形態によるプロセスを示す。
【図３Ｂ】本発明の好ましい実施形態によるプロセスを示す。
【図３Ｃ】本発明の好ましい実施形態によるプロセスを示す。
【図３Ｄ】本発明の好ましい実施形態によるプロセスを示す。
【図４】本発明によって製造される素子の代替ゲート構造を示す。
【図５】本発明によって製造される素子のゲートの下の領域のバンド図を示す。
【図６】本発明によって製造される素子の電源電極下の領域のバンド図を示す。
【図７Ａ】本発明の別の実施形態によるプロセスを示す。
【図７Ｂ】本発明の別の実施形態によるプロセスを示す。
【図７Ｃ】本発明の別の実施形態によるプロセスを示す。
【図７Ｄ】本発明の別の実施形態によるプロセスを示す。
【図７Ｅ】本発明の別の実施形態によるプロセスを示す。
【図７Ｆ】本発明の別の実施形態によるプロセスを示す。
【符号の説明】
【００３６】
１ 半導体スタック
２ Ｎ極ＧａＮ層
３ Ｎ極ＡｌＧａＮ層
４ Ｎ極ＧａＮ層
５ Ｎ極ＡｌＧａＮ層
６ 電源電極
７ 電源電極
８ ゲート構造
１０ 支持本体
１２ 第１Ｎ極III族窒化物半導体本体
１４ 第２Ｎ極III族窒化物半導体本体
１６ 第３Ｎ極III族窒化物半導体本体
１８ 第１電源電極
２０ 第２電源電極
２２ スペーサ本体
２４ 第４Ｎ極III族窒化物半導体本体
２６ ゲート構造体
２８ ゲート絶縁体
３０ ゲート電極
３２ 基板
３４ バッファ層
３６ 隙間
４０ 第１電源電極マスク
４２ 絶縁体本体
４４ 第２電源電極マスク
【特許請求の範囲】
【請求項１】
第１Ｎ極III族窒化物半導体本体を、支持本体の上に成長させる工程と、
第２Ｎ極III族窒化物半導体本体を、前記第１Ｎ極III族窒化物半導体本体の上に成長させる工程と、
第３Ｎ極III族窒化物半導体本体を前記第２Ｎ極III族窒化物半導体本体の上に成長させる工程と、
保護スペーサ本体を、前記第３III族窒化物半導体本体の上に成長させる工程と、
前記保護スペーサ本体の一部を除去して、そこに開口を画定し、前記第３III族窒化物半導体本体の一部を露出させる工程と、
第４Ｎ極III族窒化物半導体本体を、少なくとも前記露出部分の上に成長させる工程と、
ゲート構造を前記第４III族窒化物半導体本体の上に形成する工程、
とを含む半導体素子の製造方法。
【請求項２】
前記第１および第３III族窒化物半導体本体は、ＧａＮから成り、前記第２および第４III族窒化物半導体本体は、ＡｌＧａＮから成る請求項１に記載の方法。
【請求項３】
前記支持本体は、基板および基板上に配置されているバッファ層から成る請求項１に記載の方法。
【請求項４】
前記基板は、シリコンから成る請求項３に記載の方法。
【請求項５】
前記基板は、炭化ケイ素から成る請求項３に記載の方法。
【請求項６】
前記基板は、サファイアから成る請求項３に記載の方法。
【請求項７】
前記バッファ層は、III族窒化物本体から成る請求項３に記載の方法。
【請求項８】
前記バッファ層は、ＡｌＮから成る請求項３に記載の方法。
【請求項９】
前記支持本体は、III族窒化物材料から成る請求項１に記載の方法。
【請求項１０】
前記支持本体は、ＧａＮから成る請求項１に記載の方法。
【請求項１１】
前記ゲート構造は、ゲート絶縁体、およびゲート電極から成る請求項１に記載の方法。
【請求項１２】
前記ゲート構造は、前記第４III族窒化物半導体本体とショットキー接触している請求項１に記載の方法。
【請求項１３】
前記第３III族窒化物半導体本体とそれぞれ電気的に結合される電源電極を形成する工程をさらに含む請求項１に記載の方法。
【請求項１４】
前記保護スペーサ本体は、Ｇｅ、ＳｉＯ2、Ｓｉ3Ｎ4、およびＡｌ2Ｏ3の少なくとも１つから成る請求項１に記載の方法。
【請求項１５】
第１III族窒化物半導体本体を、支持本体の上に成長させる工程と、
第２III族窒化物半導体本体を、前記第１III族窒化物半導体本体の上に成長させる工程と、
第３III族窒化物半導体本体を、前記第２III族窒化物半導体本体の上に成長させる工程と、
保護スペーサ本体を、前記第３III族窒化物半導体本体の上に成長させる工程と、
前記保護スペーサ本体の一部を除去して、そこに開口を画定し、前記第３III族窒化物半導体本体の一部を露出させる工程と、
ゲート構造を、前記第３III族窒化物半導体本体の上に形成する工程、
とを含む半導体素子の製造方法。
【請求項１６】
前記ゲート構造の形成後に、前記第３III族窒化物半導体本体と電気的に結合される電源電極を形成する工程をさらに含む請求項１５に記載の方法。
【請求項１７】
前記ゲート構造に隣接する前記保護スペーサ本体の一部を除去して、少なくとも前記第３III族窒化物半導体本体を露出させる工程と、絶縁体本体を前記ゲート構造の上に、かつ少なくとも前記ゲート構造に隣接する前記露出部分の上に形成する工程と、前記保護スペーサ本体の残りの少なくとも一部を除去して、前記第３III族窒化物半導体本体の少なくとも一部を露出させる工程と、電源電極を、前記第３III族窒化物半導体本体の前記露出部分の上に形成する工程とをさらに含む請求項１５に記載の方法。
【請求項１８】
前記第１および前記第３III族窒化物半導体本体は、ＧａＮから成り、前記第２III族窒化物半導体本体は、ＡｌＧａＮから成る請求項１５に記載の方法。
【請求項１９】
前記支持本体は、基板および前記基板上に配置されるバッファ層から成る請求項１５に記載の方法。
【請求項２０】
前記基板は、シリコン、炭化ケイ素、またはサファイアの少なくとも１つから成る請求項１９に記載の方法。
【請求項２１】
前記バッファ層は、III族窒化物本体から成る請求項１９に記載の方法。
【請求項２２】
前記バッファ層は、ＡｌＮから成る請求項１９に記載の方法。
【請求項２３】
前記支持本体は、III族窒化物材料から成る請求項１５に記載の方法。
【請求項２４】
前記支持本体は、ＧａＮから成る請求項１５に記載の方法。
【請求項２５】
前記ゲート構造は、ゲート絶縁体およびゲート電極から成る請求項１５に記載の方法。
【請求項２６】
前記ゲート構造は、前記第３III族窒化物半導体本体とショットキー接触している請求項１５に記載の方法。
【請求項２７】
前記保護スペーサ本体は、Ｇｅ、ＳｉＯ2、Ｓｉ3Ｎ4、およびＡｌ2Ｏ3のいずれか１つから成る請求項１５に記載の方法。
【請求項１】
第１Ｎ極III族窒化物半導体本体を、支持本体の上に成長させる工程と、
第２Ｎ極III族窒化物半導体本体を、前記第１Ｎ極III族窒化物半導体本体の上に成長させる工程と、
第３Ｎ極III族窒化物半導体本体を前記第２Ｎ極III族窒化物半導体本体の上に成長させる工程と、
保護スペーサ本体を、前記第３III族窒化物半導体本体の上に成長させる工程と、
前記保護スペーサ本体の一部を除去して、そこに開口を画定し、前記第３III族窒化物半導体本体の一部を露出させる工程と、
第４Ｎ極III族窒化物半導体本体を、少なくとも前記露出部分の上に成長させる工程と、
ゲート構造を前記第４III族窒化物半導体本体の上に形成する工程、
とを含む半導体素子の製造方法。
【請求項２】
前記第１および第３III族窒化物半導体本体は、ＧａＮから成り、前記第２および第４III族窒化物半導体本体は、ＡｌＧａＮから成る請求項１に記載の方法。
【請求項３】
前記支持本体は、基板および基板上に配置されているバッファ層から成る請求項１に記載の方法。
【請求項４】
前記基板は、シリコンから成る請求項３に記載の方法。
【請求項５】
前記基板は、炭化ケイ素から成る請求項３に記載の方法。
【請求項６】
前記基板は、サファイアから成る請求項３に記載の方法。
【請求項７】
前記バッファ層は、III族窒化物本体から成る請求項３に記載の方法。
【請求項８】
前記バッファ層は、ＡｌＮから成る請求項３に記載の方法。
【請求項９】
前記支持本体は、III族窒化物材料から成る請求項１に記載の方法。
【請求項１０】
前記支持本体は、ＧａＮから成る請求項１に記載の方法。
【請求項１１】
前記ゲート構造は、ゲート絶縁体、およびゲート電極から成る請求項１に記載の方法。
【請求項１２】
前記ゲート構造は、前記第４III族窒化物半導体本体とショットキー接触している請求項１に記載の方法。
【請求項１３】
前記第３III族窒化物半導体本体とそれぞれ電気的に結合される電源電極を形成する工程をさらに含む請求項１に記載の方法。
【請求項１４】
前記保護スペーサ本体は、Ｇｅ、ＳｉＯ2、Ｓｉ3Ｎ4、およびＡｌ2Ｏ3の少なくとも１つから成る請求項１に記載の方法。
【請求項１５】
第１III族窒化物半導体本体を、支持本体の上に成長させる工程と、
第２III族窒化物半導体本体を、前記第１III族窒化物半導体本体の上に成長させる工程と、
第３III族窒化物半導体本体を、前記第２III族窒化物半導体本体の上に成長させる工程と、
保護スペーサ本体を、前記第３III族窒化物半導体本体の上に成長させる工程と、
前記保護スペーサ本体の一部を除去して、そこに開口を画定し、前記第３III族窒化物半導体本体の一部を露出させる工程と、
ゲート構造を、前記第３III族窒化物半導体本体の上に形成する工程、
とを含む半導体素子の製造方法。
【請求項１６】
前記ゲート構造の形成後に、前記第３III族窒化物半導体本体と電気的に結合される電源電極を形成する工程をさらに含む請求項１５に記載の方法。
【請求項１７】
前記ゲート構造に隣接する前記保護スペーサ本体の一部を除去して、少なくとも前記第３III族窒化物半導体本体を露出させる工程と、絶縁体本体を前記ゲート構造の上に、かつ少なくとも前記ゲート構造に隣接する前記露出部分の上に形成する工程と、前記保護スペーサ本体の残りの少なくとも一部を除去して、前記第３III族窒化物半導体本体の少なくとも一部を露出させる工程と、電源電極を、前記第３III族窒化物半導体本体の前記露出部分の上に形成する工程とをさらに含む請求項１５に記載の方法。
【請求項１８】
前記第１および前記第３III族窒化物半導体本体は、ＧａＮから成り、前記第２III族窒化物半導体本体は、ＡｌＧａＮから成る請求項１５に記載の方法。
【請求項１９】
前記支持本体は、基板および前記基板上に配置されるバッファ層から成る請求項１５に記載の方法。
【請求項２０】
前記基板は、シリコン、炭化ケイ素、またはサファイアの少なくとも１つから成る請求項１９に記載の方法。
【請求項２１】
前記バッファ層は、III族窒化物本体から成る請求項１９に記載の方法。
【請求項２２】
前記バッファ層は、ＡｌＮから成る請求項１９に記載の方法。
【請求項２３】
前記支持本体は、III族窒化物材料から成る請求項１５に記載の方法。
【請求項２４】
前記支持本体は、ＧａＮから成る請求項１５に記載の方法。
【請求項２５】
前記ゲート構造は、ゲート絶縁体およびゲート電極から成る請求項１５に記載の方法。
【請求項２６】
前記ゲート構造は、前記第３III族窒化物半導体本体とショットキー接触している請求項１５に記載の方法。
【請求項２７】
前記保護スペーサ本体は、Ｇｅ、ＳｉＯ2、Ｓｉ3Ｎ4、およびＡｌ2Ｏ3のいずれか１つから成る請求項１５に記載の方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図７Ｆ】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図７Ｆ】
【公表番号】特表２００９−５１５３２０（Ｐ２００９−５１５３２０Ａ）
【公表日】平成２１年４月９日（２００９．４．９）
【国際特許分類】
【出願番号】特願２００８−５３３７８４（Ｐ２００８−５３３７８４）
【出願日】平成１８年１０月３日（２００６．１０．３）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０３８６７８
【国際公開番号】ＷＯ２００７／０４１５９５
【国際公開日】平成１９年４月１２日（２００７．４．１２）
【出願人】（５０４３９２０８３）インターナショナル レクティファイアー コーポレイション (107)
【Ｆターム（参考）】
【公表日】平成２１年４月９日（２００９．４．９）
【国際特許分類】
【出願日】平成１８年１０月３日（２００６．１０．３）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０３８６７８
【国際公開番号】ＷＯ２００７／０４１５９５
【国際公開日】平成１９年４月１２日（２００７．４．１２）
【出願人】（５０４３９２０８３）インターナショナル レクティファイアー コーポレイション (107)
【Ｆターム（参考）】
[ Back to top ]