MEMSデバイス及びその製造方法
【課題】MEMS素子の信頼性の向上とMIM素子の特性の向上とを両立する。
【解決手段】本発明の例に関わるMEMSデバイスは、基板1上に設けられる第1の下部電極12と、第1の下部電極12上に設けられ、第1の厚さt1を有する第1の絶縁体20と、第1の下部電極12上方にアンカーによって中空に支持される可動な第1の上部電極16とを有するMEMS素子10と、基板1上に設けられる第2の下部電極52と、第2の下部電極52上に設けられ、第2の厚さt2を有する第2の絶縁体25と、第2の絶縁体25上に設けられる第2の上部電極54とを有する容量素子50と、を具備し、第2の厚さt2は、第1の厚さt1よりも薄いことを備える。
【解決手段】本発明の例に関わるMEMSデバイスは、基板1上に設けられる第1の下部電極12と、第1の下部電極12上に設けられ、第1の厚さt1を有する第1の絶縁体20と、第1の下部電極12上方にアンカーによって中空に支持される可動な第1の上部電極16とを有するMEMS素子10と、基板1上に設けられる第2の下部電極52と、第2の下部電極52上に設けられ、第2の厚さt2を有する第2の絶縁体25と、第2の絶縁体25上に設けられる第2の上部電極54とを有する容量素子50と、を具備し、第2の厚さt2は、第1の厚さt1よりも薄いことを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、MEMSデバイス及びその製造方法に関する。
【背景技術】
【0002】
MEMS(Micro Electro-Mechanical Systems)技術を用いたMEMSデバイス、例えば、MEMS可変容量素子を用いたRF(Radio Frequency)回路は、MEMS可変容量素子の出力信号のロスが少なく、且つ、その出力信号の線形性が優れているため、次世代無線システムへの搭載が期待されている(例えば、特許文献1参照)。
【0003】
MEMS可変容量素子は、バックエンドプロセスで形成されるため、半導体基板上に形成された半導体集積回路より上層の配線レベルに形成される。誘導素子(インダクタ)やMIM(Metal-Insulator-Metal)構造の容量素子(以下、MIM容量素子とよぶ)などの受動素子は、MEMS可変容量素子と同じ配線レベルに、MEMS素子と同時に形成される。
【0004】
MIM容量素子は、要求される特性に応じて、大きな静電容量を有するように形成される。そのため、MIM容量素子は、その絶縁体の誘電率の高い材料を用いることや、対向する電極間に介在する絶縁体の厚さを薄くすることが、求められている。
【0005】
一方、MEMS可変容量素子は、それを構成する電極又は絶縁体の表面ラフネスの影響を受けるため、MEMS可変容量素子の容量値に対して、絶縁体の厚さや誘電率がMIM容量素子ほど大きく作用することはない。但し、MEMS可変容量素子を構成する絶縁体の信頼性を考慮すると、対向する電極間に生じる電界を緩和するために、MEMS可変容量素子に用いられる絶縁体の厚さは、所望の容量値を実現できる範囲内で厚いことが望ましい。
【0006】
このように、MEMS可変容量素子を構成する絶縁体とMIM容量素子を構成する絶縁体とは、それぞれ異なる特性が要求されている。
【0007】
しかし、上述のように、MEMS可変容量素子とMIM容量素子は共通の製造プロセスを用いて同時に形成されるため、それらの両方に求められる特性を両立するように、各素子を構成する絶縁体をそれぞれ形成することは困難であった。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−278634号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明は、MEMS素子の信頼性の向上と容量素子の特性の向上を両立する技術を提案する。
【課題を解決するための手段】
【0010】
本発明の一態様に関わるMEMSデバイスは、基板上に設けられる第1の下部電極と、前記第1の下部電極上に設けられ、第1の厚さを有する第1の絶縁体と、前記第1の下部電極上方にアンカーによって中空に支持される可動な第1の上部電極と、を有するMEMS素子と、前記基板上に設けられる第2の下部電極と、前記第2の下部電極上に設けられ、第2の厚さを有する第2の絶縁体と、前記第2の絶縁体上に設けられる第2の上部電極と、を有する容量素子と、を具備し、前記第2の厚さは、前記第1の厚さよりも薄いことを備える。
【0011】
本発明の一態様に関わるMEMSデバイスの製造方法は、基板上に、MEMS素子の第1の下部電極と容量素子の第2の下部電極とを形成する工程と、前記第1及び第2の下部電極上に、第1の厚さを有する第1の絶縁体を形成する工程と、前記第1の絶縁体上に、犠牲層を形成する工程と、アンカーを形成する領域の犠牲層内に第1の開口部を形成するのと同時に、前記第2の下部電極上の前記第1の絶縁体が露出するように、第2の開口部を前記犠牲層内に形成する工程と、前記第2の開口部を介して、露出した前記第1の絶縁膜にエッチングを施して、前記第2の下部電極上に、前記第1の厚さよりも薄い第2の厚さを有する第2の絶縁体を形成する工程と、前記犠牲層上及び前記第2の絶縁体上に、導電層を形成する工程と、前記導電層を加工した後、前記犠牲層を除去して、前記第1の下部電極上方にアンカーによって中空に支持される可動な前記MEMS素子の第1の上部電極と、前記第2の絶縁膜体上に前記容量素子の第2の上部電極とを形成する工程と、を備える。
【発明の効果】
【0012】
本発明によれば、MEMS素子の信頼性の向上と容量素子の特性の向上とを両立できる。
【図面の簡単な説明】
【0013】
【図1】第1の実施形態に係るMEMSデバイスの構造を示す平面図。
【図2】第1の実施形態に係るMEMSデバイスの構造を示す断面図。
【図3A】第1の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図3B】第1の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図3C】第1の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図3D】第1の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図4】第2の実施形態に係るMEMSデバイスの構造を示す断面図。
【図5】第2の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図6】第3の実施形態に係るMEMSデバイスの構造を示す断面図。
【図7】第3の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図8】各実施形態に係るMEMSデバイスの適用例を示す図。
【発明を実施するための形態】
【0014】
以下、図面を参照しながら、本発明の例を実施するための形態について詳細に説明する。
【0015】
[実施形態]
(1) 第1の実施形態
図1乃至図3Dを参照して、本発明の第1の実施形態について、説明する。
【0016】
(a) 構造
図1及び図2を用いて、本発明の第1の実施形態に係るMEMSデバイスの構造について、説明する。図1は、本実施形態に係るMEMSデバイスの平面図を示している。また、図2は、本実施形態に係るMEMSデバイスの断面図を示している。図2は、図1のA−A’線に沿う断面構造を示している。本実施形態において、MEMS可変容量素子が用いられたMEMSデバイスについて、説明する。本実施形態におけるMEMSデバイスは、可変容量素子を構成する可動構造10と、可動構造10を駆動するアクチュエータ30A,30Bと、可動構造10及びアクチュエータ30A,30Bの動作を制御する周辺回路とを含んでいる。
【0017】
図1及び図2に示すように、本実施形態に係るMEMSデバイスは、基板1上に設けられる。基板1は、例えば、ガラスなどの絶縁性基板や、シリコン基板上に設けられる層間絶縁膜等である。例えば、シリコン基板の表面領域(半導体領域)には、MIS(Metal-Insulator-Semiconductor)構造の電界効果トランジスタなどが設けられ、トランジスタなどの素子は、ロジック回路や記憶回路を構成している。
【0018】
可動構造10は、下部信号電極(第1の下部電極)12と上部信号電極(第1の上部電極)16とを有している。
【0019】
下部信号電極12は、y方向に延在するように、基板1上に設けられる。下部信号電極12は、基板1上に固定されている。下部信号電極12は、容量素子の電極として機能し、それと共に、例えば、信号線としても機能する。下部信号電極12は、例えば、アルミニウム(Al)、銅(Cu)や金(Au)などの金属、又は、これらの合金が用いられる。尚、下部信号電極12は、導電性の半導体でもよい。
【0020】
下部信号電極12表面は、絶縁体20によって覆われている。絶縁体20の厚さは、第1の厚さt1を有する。絶縁体20は、例えば、電極12表面を酸化又は窒化させて形成された絶縁体でもよいし、膜堆積技術を用いて電極12表面に形成された絶縁体でもよい。
【0021】
上部信号電極16は、下部信号電極12上方に設けられる。上部信号電極16は、下部信号電極12と同様に、アルミニウム(Al)、銅(Cu)や金(Au)などの金属が用いられる。上部信号電極16は、例えば、矩形上の平面形状を有し、x方向に延在している。上部信号電極16は、4つの梁17A,17B及びアンカー19A,19Bによって、中空に支持されている。これによって、下部信号電極12と上部信号電極16との間には、空隙(キャビティ)が設けられる。
【0022】
このように、下部信号電極12の底面は、絶縁体20及びキャビティを挟んで、上部信号電極16上面に対向する。そして、下部信号電極12と上部信号電極16との間に、静電容量CMEMSが発生する。上部信号電極12は、後述のアクチュエータ30A,30Bの動作に応じて、基板1表面に対して上下方向に動く。これによって、信号電極12,16間の静電容量CMEMSが変化する。以下では、可動構造10のことを、MEMS可変容量素子10とよぶ。
【0023】
尚、信号電極12,16は、矩形状の平面形状に限定されず、円形又は楕円形など曲線を含む形状でもよい。また、信号電極12,16は、その上面から底面に向かって貫通する孔を有してもよい。また、下部信号電極12下方の基板1の一部が犠牲層などを利用した技術を用いて除去され、下部信号電極12の下方に、空隙(キャビティ)が設けられてもよい。
【0024】
アンカー19A,19Bは、例えば、基板1上の配線(導電層)上、又は、基板1上に、設けられる。
梁17A,17Bは、X方向に延在している。梁17A,17Bの一端は、上部信号電極16の端部に直接接続されている。例えば、図1中の右側の2つの梁17Aは、上部信号電極16の一端から二手に分かれるように、引き出されている。梁17Aの他端は、導電層18Aを介して、アンカー19Aにそれぞれ接続されている。また、図1中の左側の2つの梁17Bの一端は、上部信号電極16の端部から二手に分かれるように引き出され、梁17Bの他端は、導電層18Bを介して、アンカー19Bにそれぞれ接続されている。
梁17A,17Bは、アンカー19A,19Bによって、中空に支えられ、梁17A,17Bと基板1との間には、空隙が設けられている。
尚、本実施形態において、梁17A,17Bは、上部信号電極16と直接接続されているが、これに限定されず、梁17A,17Bは、他の部材を経由して、上部信号電極16に接続されてもよい。例えば、梁17A,17B及びアンカー18A,18Bは、上部信号電極16と同じ材料が用いられる。
【0025】
MEMS可変容量素子(可動構造)10のX方向の両側には、両持ち構造(ブリッジ構造)のアクチュエータ30A,30Bが設けられている。図1において、図中右側のアクチュエータ30Aは、2つの梁17Aの間に配置され、図中左側のアクチュエータ30Bは、2つの梁17Bの間に配置されている。
【0026】
図1及び図2において、右側のアクチュエータ30Aは、上部駆動電極33と下部駆動電極37とを有している。左側のアクチュエータ30Bも、右側のアクチュエータ30Aと同様に、上部駆動電極33と下部駆動電極37とを有している。2つのアクチュエータ30A,30Bは、ほぼ同じ構造を有しているので、以下では、右側のアクチュエータ30Aを用いて、アクチュエータ30A,30Bの構造を説明する。
【0027】
下部駆動電極37は、基板1上に設けられ、基板1上に固定されている。下部駆動電極37は、例えば、矩形状の平面形状を有している。下部駆動電極37は、例えば、配線38に接続される。下部駆動電極37は、下部信号電極12と同じ材料が用いられる。
【0028】
下部駆動電極37表面は、例えば、絶縁体21によって覆われる。絶縁体21は、例えば、下部信号電極12表面を覆う絶縁体20と同じ材料が用いられ、この絶縁体21の厚さは、例えば、下部信号電極12を覆う絶縁体20と同じ厚さt1である。
【0029】
上部駆動電極33は、下部駆動電極37上方に設けられている。上部駆動電極33は、矩形状の平面形状を有している。2つのアクチュエータ30A,30Bにおいて、各上部駆動電極33の一端には、絶縁層(以下、ジョイント部とよぶ)32が設けられる。このジョイント部32を経由して、各アクチュエータ30A,30Bの上部信号電極33は、可動構造10の上部信号電極16の一端及び他端にそれぞれ接続されている。ジョイント部32には、例えば、窒化シリコンなどの絶縁材料が用いられ、上部駆動電極33は、上部信号電極16から電気的に絶縁されている。尚、信号電極16が駆動電極33と電気的に接続されていてもよい場合には、絶縁材料の代わりに、導電体をジョイント部32に用いてもよいし、ジョイント部を用いずに、上部信号電極16と上部駆動電極33とが1つの導電層からなる構造となってもよい。
【0030】
上部駆動電極33の他端には、バネ構造34が接続されている。バネ構造34の平面形状は、例えば、メアンダ状になっている。バネ構造34を構成している配線の太さは、例えば、梁17A,17Bを構成している配線の太さよりも細くされている。バネ構造34は、アンカー35に接続されている。アンカー35は、例えば、基板1上の配線(導電層)39上に設けられる。配線39表面は、例えば、絶縁体22によって覆われている。絶縁体22の厚さは、例えば、下部信号電極12を覆う絶縁体20と同じ厚さt1である。アンカー35は、絶縁体22内に設けられた開口部を経由して、配線39に電気的に接続される。バネ構造34及びアンカー35は、例えば、上部信号電極16と同じ導電体が用いられる。
【0031】
上部駆動電極33は、バネ構造34及びアンカー35によって中空に支えられ、上部駆動電極33と下部駆動電極37との間には、空隙が設けられている。上部駆動電極33は、上部信号電極16とバネ構造34との弾性の違いにより、バネ構造34側が上部信号電極16側よりも下方(下部駆動電極37側)に下がっている。
【0032】
MEMS可変容量素子10を駆動させる場合、配線39上に設けられたアンカー36及びバネ構造34を経由して、上部駆動電極33に電位が印加される。また、下部駆動電極37には、配線38を経由して、電位が印加される。これによって、上部駆動電極33と下部駆動電極37との間に、電位差が与えられる。
本実施形態におけるアクチュエータ30A,30Bは、例えば、静電駆動方式のアクチュエータである。つまり、アクチュエータ30A,30Bにおいて、上部駆動電極33と下部駆動電極37とに電位差を与えた場合に、それらの駆動電極33,37の間に発生する静電引力によって、上部駆動電極33が基板1表面に対して垂直方向に動く。その上部駆動電極33の動作に伴って、MEMS可変容量素子(可動構造)10の可動な上部信号電極12が動く。
【0033】
図2は、MEMS可変容量素子10及びアクチュエータ30A,30Bが駆動前の状態を示している。例えば、一方の駆動電極には、グランド電位が供給され、他方の駆動電極には、プルイン電圧以上の電位を供給する。プルイン電圧とは、静電引力によって、バネ構造34に接続された上部駆動電極33が動き始める電圧のことである。
2つの駆動電極間にプルイン電圧以上の電位差が供給されることによって、上部駆動電極33と下部駆動電極37との間に、静電引力が発生する。アクチュエータ30A,30Bの駆動電極33,37間に発生する静電引力は、駆動電極33,37間の間隔が小さいほど強くなる。よって、上部駆動電極33は、駆動電極33のバネ構造34側から、下部駆動電極37に絶縁膜36を介して接触していく。駆動電極33,37に電位差を与えている期間、バネ構造34側から可動構造10側の方向へ向かって、駆動電極33,37間の間隔は徐々に小さくなっていき、上部駆動電極33は、下部駆動電極37にジッパー状に順次接触していく。そして、上部駆動電極33は、下部駆動電極37と絶縁膜38を介して、ほぼ全面で接触する。
【0034】
このようにアクチュエータ30A,30Bが駆動し、このアクチュエータ30A,30Bの駆動に伴って、MEMS可変容量素子10が動く。アクチュエータ30A,30Bの動作に伴って、上部駆動電極33と接続されている上部信号電極16は、下部信号電極12に向かって動き、上部信号電極16と下部信号電極12との間の間隔は小さくなる。例えば、上部信号電極16が、絶縁体20を介して下部信号電極(シグナル線)12と接触する場合、2つの信号電極12,16間の間隔は、絶縁体20の厚さと同じになる。
【0035】
アクチュエータ30A,30Bの駆動電極33,37に与えられた電位差を0にすると、MEMS可変容量素子10は、上部信号電極16と下部信号電極12との間隔が大きくなり、元の状態(図2の状態)に戻る。
【0036】
このように、MEMS可変容量素子10を構成している下部信号電極12と上部信号電極16との間の間隔は、アクチュエータ30A,30Bの動作に追従して、変位する。したがって、信号電極12,16間の間隔の変化に伴って、下部信号電極12と上部信号電極16との間に生じる静電容量の値は、変化する。静電容量は対向する2つの電極の間隔に反比例するので、下部信号電極12と上部信号電極16の間隔が大きくなったとき、静電容量CMEMSは小さくなり、下部信号電極12と上部信号電極16の間隔が小さくなったときに、静電容量CMEMSは大きくなる。尚、MEMS可変容量素子10の駆動時において、2つの信号電極12,16の間隔が変動すればよく、上部信号電極16が絶縁体20に直接接触せずともよい。
【0037】
以上のように、MEMS可変容量素子10の静電容量CMEMSは、下部信号電極12と上部信号電極16との間に発生する。上部信号電極16は、アクチュエータ30A,30Bによって、上部信号電極16が基板1表面に対して垂直方向に駆動される。これによって、上部信号電極16と下部信号電極12との間隔が変化し、MEMS可変容量素子10の静電容量CMEMSの値が変化する。
【0038】
MIM(Metal-Insulator-Metal)素子50は、基板1上に設けられる。MIM素子50は、例えば、容量素子である。以下では、MIM素子50のことを、MIM容量素子50とよぶ。MIM容量素子50は、MEMS可変容量素子10及びアクチュエータ30A,30Bと同じ配線レベルに設けられる。そして、MIM容量素子50は、MEMS可変容量素子10及びアクチュエータ30A,30Bと共通の製造プロセスを用いて、同時に基板1上に、形成される。
【0039】
MIM容量素子50は、2つの電極52,54と、2つの電極52,54との間に介在する絶縁体25とから構成されている。
【0040】
MIM容量素子50の下部電極(第2の下部電極)52は、基板1上に設けられ、基板1上に固定されている。下部電極52は、下部信号電極12と同じ材料が用いられる。
下部電極52上には、絶縁体(第2の絶縁体)25が、設けられる。絶縁体25は、例えば、MEMS可変容量素子10の絶縁体20と同じ材料が用いられている。
絶縁体25上には、MIM容量素子50の上部電極(第2の上部電極)54が設けられる。上部電極54は、絶縁体25に直接接触し、絶縁体25上に固定されている。上部電極54は、絶縁体25を挟んで、下部電極52に対向する。上部電極54は、上部信号電極16と同じ材料が用いられている。
MIM容量素子50の絶縁体25において、上部電極54と下部電極52との間に挟まれた部分は、厚さt2を有する。この厚さt2は、絶縁体20の厚さt1より薄い。また、下部電極52の側面上の絶縁体25の厚さt1”は、MEMS可変容量素子10の下部信号電極12の側面を覆う絶縁体20の厚さt1’とほぼ同じである。
MIM容量素子50は固定容量素子であり、一定の静電容量CMIMを有する。
【0041】
図1及び図2に示されるMIM容量素子50において、下部電極52は、例えば、矩形状の平面形状を有し、y方向に延在している。下部電極52の一端には、コンタクト部55が設けられる。このコンタクト部55は、絶縁体25内に形成された開口部を経由して、下部電極52表面に直接接触し、下部電極52に電気的に接続される。
上部電極54は、例えば、矩形状の平面形状を有する。上部電極54の一端及び他端には、引き出し部57が接続されている。例えば、引き出し部57は、基板1表面に対して垂直方向において、上部電極54の一端から斜め上方に延在する。引き出し部57には、コンタクト部53が接続されている。コンタクト部53は、絶縁体26内に設けられた開口部を経由して、基板1上の配線51に直接接触する。上部電極54は、引き出し部57及びコンタクト部53を経由して、基板1上に固定された配線51に電気的に接続される。コンタクト部53,54及び配線51を経由して、MIM容量素子50の電極52,54に電圧又は信号が入出力される。配線51上の絶縁体26の厚さは、例えば、下部信号電極12上の絶縁体20の厚さt1と同じである。
【0042】
尚、図1及び図2において、MIM容量素子50の上部電極54の両端に、引き出し部57がそれぞれ接続された例が示されているが、これに限定されない。例えば、MIM容量素子50の一端のみに、引き出し部を接続してもよい。また、図1及び図2において、上部電極54の一端にのみ、配線51が接続されているが、上部電極54の両端の引き出し部57に、コンタクト53及び配線51を接続してもよいのは、もちろんである。さらに、MIM容量素子50の平面構造は、図1に示される構造に、限定されない。
【0043】
図1及び図2に示されるように、本発明の第1の実施形態に係るMEMSデバイスは、MEMS可変容量素子10とMIM容量素子50とを有する。MEMS可変容量素子10及びMIM容量素子50は、同時に形成される。
【0044】
本実施形態において、MEMS可変容量素子10は、下部信号電極12と、下部信号電極12上の絶縁体20と、下部信号電極12上方の上部信号電極16とを含んでいる。上部信号電極16は、例えば、梁17A,17B及びアンカー18A,18Bによって、下部信号電極12上方に中空に支持され、下部信号電極12と上部信号電極16との間には、空隙が設けられる。
【0045】
また、本実施形態において、MIM容量素子50は、下部電極52と、上部電極54と、下部電極52と上部電極54とに挟まれた絶縁体25とを含んでいる。
【0046】
そして、本実施形態では、MIM容量素子50を構成する絶縁体25の厚さt2が、MEMS可変容量素子10を構成する絶縁体20の厚さt1よりも薄いことを特徴とする。
【0047】
容量素子50の静電容量は、2つの電極52,54間に介在する絶縁体25の誘電率と2つの電極52,54の対向面積とに比例する。また、MIM容量素子50の静電容量CMIMは、2つの電極52,54の間隔、つまり、2つの電極52,54間に介在する絶縁体25の厚さに反比例する。
よって、MIM容量素子を構成する絶縁体の厚さがMEMS可変容量素子を構成する絶縁体の厚さと同じになっている場合と比較して、本実施形態のように、MIM容量素子50を構成する絶縁体25の厚さt2がMEMS可変容量素子10を構成する絶縁体20の厚さt1よりも薄くされることで、MIM容量素子50の静電容量を大きくすることができる。
【0048】
一方で、本実施形態では、MEMS可変容量素子10を構成する絶縁体20の厚さt1は、MIM容量素子50を構成する絶縁体25の厚さt2よりも厚く、絶縁体が堆積された時の厚さが確保される。よって、MEMS可変容量素子10においては、互いに対向する下部信号電極12と上部信号電極16との間に生じる電界を、緩和することができる。
【0049】
本実施形態のMEMSデバイスの製造工程において、犠牲層内にアンカー及びコンタクトを埋め込む開口部を形成するのと同時に、MIM容量素子50の絶縁体25を覆う犠牲層が除去される。この一方で、MEMS可変容量素子10の絶縁体20は、犠牲層で覆ったままにしておく。そして、露出した絶縁体25の表面に対してエッチングを施すことによって、MIM容量素子50の絶縁体25は、薄くされる。これによって、MIM容量素子50を構成する絶縁体25の厚さt2が、MEMS可変容量素子10を構成する絶縁体20の厚さt1よりも薄くされる。この製造工程の詳細については、後述する。
【0050】
本実施形態において、MIM容量素子50の絶縁体25の厚さt2を薄くする工程は、他の部材を形成する工程と共通に実行される。それゆえ、本実施形態に係るMEMSデバイスを形成するために、MEMS可変容量素子10とMIM容量素子50とがそれぞれ個別の工程を用いて形成されることは無い。よって、MEMS可変容量素子10とMIM容量素子50とで、それらに用いられる絶縁体20,25の厚さが異なっていても、MEMSデバイスの製造工程及び製造コストが過剰に増加することはない。
【0051】
以上のように、本発明の第1の実施形態に係るMEMSデバイスによれば、MEMS素子(MEMS可変容量素子)の信頼性の向上とMIM素子(容量素子)の特性の向上とを両立できる。
【0052】
(b) 製造方法
以下、図2、図3A乃至図3Dを用いて、第1の実施形態に係るMEMSデバイスの製造方法について、説明する。図3A乃至図3Dは、各工程における図1のA−A’線に沿う断面構造をそれぞれ示している。尚、以下では、図1及び図2のMEMS可変容量素子(可動構造)10が設けられる領域のことを、MEMS形成領域とよび、アクチュエータ30A,30Bが設けられる領域のことを、アクチュエータ形成領域とよぶ。また、MIM容量素子50が設けられる領域のことをMIM形成領域とよぶ。
【0053】
はじめに、図3Aに示すように、導電層が、例えば、スパッタ法やCVD法などを用いて、基板1上に堆積される。導電層は、例えば、アルミニウム(Al)、銅(Cu)及び金(Au)等の金属やこれらの合金、導電性ポリシリコンなど導電性半導体である。堆積された導電層は、例えば、フォトリソグラフィー技術及びRIE(Reactive Ion Etching)法を用いて加工され、所定の形状の電極や配線が形成される。MEMS形成領域10内において、導電層12は、MEMS可変容量素子の下部信号電極に用いられる。アクチュエータ形成領域30A,30B内において、導電層37は、アクチュエータの下部駆動電極37として用いられる。MIM形成領域50内において、導電層52は、MIM容量素子の下部電極に用いられる。また、導電層39,51は、例えば、配線となる。
【0054】
導電層が加工された後、加工された導電層12,37,39,51,52表面に、例えば、熱酸化法やCVD法などの膜堆積技術を用いて、絶縁体20,21,22,25a,26が形成される。絶縁体20,21,22,25a,26には、シリコン酸化膜、シリコン窒化膜、絶縁性金属酸化膜或いは高誘電体膜などが用いられる。尚、膜堆積技術を用いて、絶縁体が形成された場合、絶縁体20,21,22,25a,26は導電層上だけでなく、基板1上にも形成されるが、本実施形態では、基板1上の絶縁体の図示は省略する。
【0055】
MEMS形成領域10において、導電層(下部信号電極)12上に形成された絶縁体20は、MEMS可変容量素子に用いられる絶縁体である。絶縁体20は、例えば、厚さt1を有する。また、アクチュエータ形成領域30A,30Bにおいて、導電層(下部駆動電極)37上に形成された絶縁体21は、アクチュエータに用いられる絶縁体である。絶縁体21は、絶縁体20と同じ材料が用いられ、同じ厚さt1を有する。絶縁体20の厚さt1は、MEMS可変容量素子の駆動時に、所望の容量値を得られる範囲内で、MEMS可変容量素子の対向する電極間に生じる電界(ノイズ)を緩和できる厚さで形成される。
【0056】
MIM形成領域50において、導電層(下部電極)52上に形成された絶縁体25aは、MIM容量素子に用いられる絶縁体である。絶縁体25aは、絶縁体20と同時に形成されるため、絶縁体20と同じ材料が用いられる。この際、絶縁体25aの厚さt2aは、絶縁体20の厚さt1とほぼ同じ厚さを有している。
尚、配線として機能する導電層39,51上に形成された絶縁体22,26も、絶縁体20と同じ材料が用いられ、同じ厚さt1を有する。
【0057】
そして、コンタクト及びMEMS可変容量素子の上部電極を中空に支持するアンカーが形成される位置(以下、アンカー/コンタクト形成領域とよぶ)において、導電層39,51の上面が露出するように、絶縁体22,26内に、開口部Pが、それぞれ形成される。
【0058】
次に、図3Bに示すように、基板1上に、犠牲層41が、例えば、CVD法や塗布法などを用いて、形成される。犠牲層41は、基板1、導電層12,37,39,51,52、絶縁体20,21,22,25a,26及び後の工程で構成される部材と、エッチング選択比が十分に確保できる材料であれば、金属、絶縁材料、半導体、無機化合物、有機物などいずれの材料を用いてもよい。
【0059】
そして、アンカー/コンタクト形成領域において、犠牲層41内に、開口部Q1が形成される。アンカー/コンタクト形成領域において、導電層(配線)39,51上の絶縁体はあらかじめ除去されているので、開口部Q1を介して、導電層39,51の表面が、露出する。開口部Q1には、後述の工程において、アンカーやコンタクトが埋め込まれる。
本実施形態においては、開口部Q1が形成されるのと同時に、MIM形成領域50内の絶縁体25上において、開口部Q2が、犠牲層41内に形成される。これによって、MIM容量素子に用いられる絶縁体25aの上面が露出する。
このように、アンカーを埋め込む開口部Q1が犠牲層41内に形成されるのと同時に、MIM容量素子に用いる絶縁体25を露出させる開口部Q2が、犠牲層内に形成される。
【0060】
続いて、図3Cに示されるように、MIM容量素子を構成する絶縁体25の上面が、開口部Q2を経由して、例えば、物理的エッチング(スパッタリング)やウェットエッチングによって、エッチングされる。
このエッチングによって、絶縁体25の厚さは絶縁体20の厚さより薄くされ、絶縁体25は厚さt2になる。一方、MEMS可変容量素子を構成する絶縁体20の上面は、犠牲層41によって覆われているため、エッチングによって、絶縁体20が薄くなることはない。よって、MEMS可変容量素子を構成する絶縁体20は、形成時の厚さt1が維持される。
【0061】
このように、形成された開口部Q2を経由したエッチングによって、MIM容量素子を構成する絶縁体25の厚さt2は、MEMS可変容量素子を構成する絶縁体20の厚さt1より薄くされる。尚、本実施形態において、アクチュエータを構成する絶縁体21は、MEMS可変容量素子を構成する絶縁体20と同様に、犠牲層41によって覆われているため、その絶縁体21はエッチングによって薄くされず、絶縁体20と同じ厚さを有する。
【0062】
また、絶縁体25を薄くするためのエッチングを行う際、アンカー/コンタクト形成領域において、導電層(配線)39,51の露出した表面が、開口部Q1を経由して同じエッチング条件下にさらされる。この際、導電層39,51表面において、自然酸化膜及び自然窒化膜などの自然形成膜、或いは、犠牲層に起因するダスト(残渣)等が、エッチングによって除去される。導電層39,51の表面から汚染物/不純物が除去されることによって、配線と後の工程で形成されるアンカー/コンタクトとの接触抵抗を低減でき、また、導電層とアンカー/コンタクトとの十分な接合力を確保できる。これは、MEMS可変容量素子及びMIM容量素子を用いたMEMSデバイスの信頼性及び特性の向上に貢献する。
【0063】
このように、MIM容量素子を構成する絶縁体25を薄くする処理と配線となる導電層39,51表面をクリーニングする処理とが、共通の工程によって、同時に実行される。
【0064】
そして、図3Dに示されるように、導電層(例えば、Al、Cu又はAuなど)が、例えば、スパッタリング法やCVD法を用いて、犠牲層41及び絶縁体25上に堆積される。
堆積された導電層は、例えば、フォトリソグラフィー技術及びRIE法を用いて加工され、所定の形状の電極や配線が導電層から形成される。これによって、MEMS可変容量素子10の上部信号電極16は、犠牲層41を介して、MEMS可変容量素子10の下部信号電極12上方に形成される。アクチュエータ30A,30Bの上部駆動電極33は、犠牲層41を介して、アクチュエータ30A,30Bの下部駆動電極37上方に形成される。また、MIM容量素子の上部電極54は、MIM容量素子を構成する絶縁体25に直接接触するように、絶縁体25上に形成される。
【0065】
例えば、堆積された導電層を用いて、上部信号電極を支える梁やメアンダ状のバネ構造34なども同時に形成される。また、導電層が犠牲層41上に堆積されるのと同時に、その導電層は、犠牲層41内の開口部Q1内に、埋め込まれる。開口部Q1内に埋め込まれた導電層35,53は、アンカーやコンタクトとなる。尚、バネ構造34やアンカー35などを構成する部材は、上部電極を構成する導電層と異なる材料及び工程で、形成されてもよい。導電層が加工される際、犠牲層41を除去するための開口部(図示せず)が、導電層内に形成される。
【0066】
続いて、例えば、絶縁体が上部信号電極16と上部駆動電極33上とに堆積され、その絶縁体が、フォトリソグラフィー技術及びRIE法によって、加工される。これによって、ジョイント部32が、上部信号電極16と上部駆動電極33上とに形成される。このジョイント部32によって、MEMS可変容量素子の上部信号電極16とアクチュエータの上部駆動電極33とが、接続される。
【0067】
この後、図2に示されるように、犠牲層が選択的に除去されるように、ウェットエッチングが実行される。犠牲層は、導電層に形成された開口部から浸透したエッチング溶液によって、MEMS形成領域10、アクチュエータ形成領域30A,30B及びMIM形成領域50内から除去される。
犠牲層が除去されたことによって、MEMS可変容量素子10の上部信号電極16と下部信号電極12との間に、空隙(キャビティ)が形成される。また、犠牲層の除去によって、アクチュエータの上部駆動電極33は、ジョイント部32の応力とバネ構造34の応力との違いにより、上部駆動電極33のバネ構造34側が下方(基板側)に傾斜する。
【0068】
以上の工程によって、本発明の第1の実施形態に係るMEMSデバイスが完成する。
【0069】
本発明の第1の実施形態に係るMEMSデバイスの製造方法において、図3Bに示すように、犠牲層41が形成された後、MIM容量素子の下部電極52を覆う絶縁体25a上から犠牲層41が除去され、絶縁体25a上面は露出する。その一方で、MEMS可変容量素子の下部信号電極12上の絶縁体20は、犠牲層41で覆った状態にする。そして、図3Cに示すように、露出した絶縁体25上面に対してエッチングを施して、MIM容量素子を構成する絶縁体25の厚さt2は、MEMS可変容量素子の下部信号電極12の厚さt1よりも薄くされる。
【0070】
このように、本実施形態に係るMEMSデバイスの製造方法において、MIM容量素子の2つ電極間に介在する絶縁体25の厚さt2は薄くされるので、対向する2つの電極52,54の間隔は小さくなる。よって、絶縁体25がMEMS可変容量素子に用いられる絶縁体20と同じ厚さを有する場合に比較して、MIM容量素子50の静電容量は、大きくなる。
一方、MIM容量素子の絶縁体25を薄くする際、MEMS容量素子の絶縁体20は犠牲層41で覆われているので、MEMS可変容量素子において、MEMS可変容量素子を構成する絶縁体20は、薄くされず、所望の容量値が得られる範囲内で、大きい厚さが確保される。よって、MEMS可変容量素子の駆動時、MEMS可変容量素子10の電極12,16間に生じる電界は、大きい厚さの絶縁体20によって、緩和される。
【0071】
図3Bに示される工程において、開口部Q2は、絶縁体25aの表面を露出させるために形成される。この開口部Q2は、アンカー及びコンタクトを埋め込むための開口部Q1が犠牲層41内に形成されるのと同時に、形成される。このように、開口部を形成することが共通化されることよって、MEMSデバイスの製造工程において、MIM容量素子に用いられる絶縁体25表面を露出させる工程が別途に追加されることはなく、製造工程の数が増加することはない。
また、MIM容量素子を構成する絶縁体25が開口部Q2を介して薄くされるのと同時に、開口部Q1を介して露出した配線39,51表面から、自然酸化膜やダストが除去される。このように、素子の信頼性を向上させる処理が、絶縁体25の薄膜化のための処理と共通に実行されることによって、製造工程が増大する抑制するのと共に、アンカー/コンタクトと配線39,51との界面の欠陥に起因して、素子10,50の特性及び信頼性が劣化するのが抑制される。
【0072】
したがって、本発明の第1の実施形態に係るMEMSデバイスの製造方法によれば、MEMS素子(MEMS可変容量素子)の信頼性の向上とMIM素子(MIM容量素子)の特性の向上を両立するMEMSデバイスを、提供できる。
【0073】
(2) 第2の実施形態
図4及び図5を参照して、本発明の第2の実施形態に係るMEMSデバイス及びその製造方法ついて、説明する。尚、第1の実施形態と同じ構成要素については、同じ符号を付し、その詳細については必要に応じて説明する。
【0074】
(a) 構造
以下、図4を用いて、本発明の第2の実施形態に係るMEMSデバイスの構造について、説明する。ここでは、第1の実施形態に係るMEMSデバイスとの相違点について、主に述べる。図4は、図1のA−A’線に対応する断面図である。
【0075】
図4に示されるように、本実施形態に係るMEMSデバイスにおいて、MIM容量素子50を構成する絶縁体65は、MEMS可変容量素子10を構成する絶縁体20と異なる材料が用いられている。そして、2つの絶縁体20,65において、絶縁体65の誘電率(第2の誘電率)は、絶縁体20の誘電率(第1の誘電率)よりも高い。
また、絶縁体65の厚さt3は、例えば、絶縁体20の厚さt1より薄い。但し、絶縁体65の厚さt3は、絶縁体20の厚さt1より薄いことが好ましいが、同じ厚さでもよい。
絶縁体65は、例えば、酸化ハフニウム(HfO2)、酸化アルミニウム(Al2O3)又は酸化ジルコニウム(ZrO2)等の高誘電体材料が用いられる。但し、MEMS可変容量素子10の絶縁体20に酸化シリコンが用いられた場合、MIM容量素子50の絶縁体65は、窒化シリコンや酸窒化シリコンでもよい。
【0076】
上述のように、容量素子の静電容量は、2つの電極間に介在する絶縁体の誘電率に比例する。それゆえ、本実施形態のMEMSデバイスのように、MIM容量素子50に用いられる絶縁体65に、MEMS可変容量素子10に用いられる絶縁体20よりも誘電率の高い材料が用いられることによって、MIM容量素子50の静電容量を大きくできる。また、配線51は、絶縁体66によって覆われている。絶縁体66は、例えば、絶縁体65と同じ材料が用いられ、絶縁体66の厚さは、絶縁体65の厚さt3と同じになっている。尚、配線51を覆う絶縁体66は、絶縁体20,21,22と同じ材料でもよく、この場合には、絶縁体66の厚さは、絶縁体20,21,22の厚さt1と同じになる。
【0077】
また、MEMS可変容量素子10を構成する絶縁体20は、MIM容量素子50を構成する絶縁体65と異なる材料が用いられるため、絶縁体20の厚さt1を、MEMS可変容量素子10に要求される特性に適するように、絶縁体65の厚さt3よりも厚くできる。よって、第1の実施形態と同様に、MEMS可変容量素子10において、2つの電極12,16間に生じる電界を緩和でき、素子10の信頼性を向上できる。
【0078】
したがって、本発明の第2の実施形態のMEMSデバイスによれば、上述の第1の実施形態と同様に、MEMS素子(MEMS可変容量素子)の信頼性を向上できると共に、MIM素子(MIM容量素子)の特性を向上できる。
【0079】
(b) 製造方法
以下、図5を用いて、本発明の第2の実施形態に係るMEMSデバイスの製造方法について、説明する。ここでは、第1の実施形態で述べたMEMSデバイスの製造工程と同じ工程については詳細な説明を省略し、主に、第1の実施形態に係るMEMSデバイスの製造方法との相違点について述べる。図5は、図1のA−A’線に対応する断面図である。
【0080】
はじめに、図3Aに示す製造工程と同様に、基板1上に、MEMS可変容量素子の下部信号電極20、アクチュエータの下部駆動電極37、MIM容量素子の下部電極52及び配線39,51が、それぞれ形成される。
【0081】
次に、図5に示されるように、電極12,37,52及び配線39,51上に、絶縁体20,21,22が形成される。そして、絶縁体22内に開口部Pが形成されるのと同時に、電極52上及び配線51上の絶縁体が、例えば、フォトリソグラフィー技術及びエッチング技術によって、MIM形成領域50内から除去される。尚、MIM形成領域50内において、配線51上の絶縁体は、除去せずともよい。
【0082】
そして、ダミー層42が、基板1上に堆積される。それから、ダミー層42は、フォトリソグラフィー技術及びエッチング技術によって、MIM形成領域50内から選択的に除去される。ダミー層42はMEMS形成領域10及びアクチュエータ形成領域30A,30B内に、残存される。
このように、MIM形成領域50内において、電極52及び配線51の表面は露出する。また、MEMS形成領域10及びアクチュエータ形成領域30A,30B内において、導電層12,37,39上の絶縁体20,21,22は、ダミー層42によって、覆われる。
【0083】
続いて、絶縁体65,66が、例えば、CVD法などの膜堆積技術によって、露出した電極52及び配線51上にそれぞれ堆積される。この際、カバー層42上にも、絶縁体が、堆積される。
絶縁体65は、絶縁体20より誘電率が高い材料が用いられ、例えば、酸化ハフニウム、酸化アルミニウムなどの高誘電体材料である。但し、絶縁体65に用いられる材料は、絶縁体20に用いられる材料よりも誘電率が高ければ、酸化シリコンや窒化シリコン、酸窒化シリコンでもよい。絶縁体65の厚さt3は、例えば、絶縁体20の厚さt1よりも薄く形成される。尚、電極52にアルミニウムが用いられている場合には、電極52表面に酸化処理を施して、酸化アルミニウムからなる絶縁体65を形成してもよい。
この後、MEMS形成領域10内及びアクチュエータ形成領域30A,30B内において、カバー層42及びカバー層上の絶縁体がそれぞれ除去される。
【0084】
そして、例えば、図3Bに示された工程と同様に、犠牲層41が、MEMS形成領域10内、アクチュエータ形成領域30A,30B内及びMIM形成領域50内に、堆積される。堆積された犠牲層41に、開口部Q1,Q2が、形成される。開口部Q1は、アンカー/コンタクト形成領域において、配線51の表面が露出するように形成される。尚、本実施形態において、開口部Q1及び開口部Q2は同時に形成せずともよい。
そして、開口部Q1を経由して、露出した配線39,51表面から、自然酸化膜などが除去される。
また、MIM形成領域50内において、開口部Q2によって、下部電極52上の絶縁体65上面が露出する。図3Cに示す工程と同様に、開口部Q2を経由して、絶縁体65にエッチングを施し、絶縁体65の厚さを薄くしてもよい。
【0085】
それから、図3Dに示す工程と同様に、MEMS可変容量の上部信号電極、アクチュエータの上部駆動電極及びMIM可変容量の上部電極が同時に形成される。この後、図4に示されるように、犠牲層が除去される。以上の工程によって、本実施形態に係るMEMSデバイスが、完成する。
【0086】
尚、図5に示される工程と反対の順序で、異なる材料からなる2つの絶縁体20,65が形成されてもよい。すなわち、MIM容量素子を構成する絶縁体65が電極20,52上に形成された後、その絶縁体65がMEMS形成領域から選択的に除去される。そして、絶縁体65とは異なる材料の絶縁体20が、MEMS形成領域10内の電極20上に形成されてもよい。この場合においても、図4に示されるMEMSデバイスが作製される。
【0087】
以上のように、第2の実施形態に係るMEMSデバイスの製造方法においては、MIM容量素子50を構成する絶縁体65は、MEMS可変容量素子を構成する絶縁体20の誘電率よりも高い材料を用いて、形成される。これによって、本実施形態で述べた製造方法では、静電容量の大きいMIM容量素子50が作製される。一方、MEMS可変容量素子10を構成する絶縁体20は、電極間に生じる電界を緩和できる厚さが確保されるように形成される。それゆえ、本実施形態で述べた製造方法では、信頼性の高いMEMS可変容量素子10を作製できる。
【0088】
したがって、本発明の第2の実施形態に係るMEMSデバイスの製造方法によれば、第1の実施形態に係るMEMSデバイスの製造方法と同様に、MEMS素子(MEMS可変容量素子)の信頼性の向上とMIM素子(MIM容量素子)の特性の向上を両立するMEMSデバイスを、提供できる。
【0089】
(3) 第3の実施形態
図6及び図7を参照して、本発明の第3の実施形態に係るMEMSデバイス及びその製造方法ついて、説明する。尚、第1及び第2の実施形態と同じ構成要素については、同じ符号を付し、その詳細については必要に応じて説明する。
【0090】
(a) 構造
以下、図6を用いて、本発明の第2の実施形態に係るMEMSデバイスの構造について、説明する。ここでは、第1の実施形態に係るMEMSデバイスとの相違点について主に述べる。図6は、図1のA−A’線に対応する断面図である。
【0091】
図6に示されるように、本実施形態に係るMEMSデバイスにおいて、MEMS可変容量素子10を構成する絶縁体80は、2つの絶縁膜70a,71aが積層された構造を有する。積層構造の絶縁体80は、厚さt4を有する。
【0092】
MIM容量素子50を構成する絶縁体85において、1つの絶縁膜70dのみが下部電極52と上部電極54との間に設けられている。
【0093】
アクチュエータ30A,30Bを構成する絶縁体81は、例えば、MEMS可変容量素子10と同様に、2つの絶縁膜70b,71bが積層された構造を有する。
また、配線39,51上に、絶縁体82,86がそれぞれ設けられている。配線39,51を覆う絶縁体82,86は、下部信号電極12を覆う絶縁体80と同様に、2つの絶縁膜70c,71c,70e,71eが積層された構造をそれぞれ有している。積層構造の絶縁体82,86の厚さは、例えば、積層構造の絶縁体80の厚さt4と同じである。
【0094】
絶縁膜70a〜70eは、例えば、高誘電体材料が用いられる。絶縁膜71a〜71eは、例えば、酸化シリコンや窒化シリコンが用いられる。
【0095】
図6に示すように、MEMS可変容量素子10において、絶縁体80は積層構造を有し、その結果として、積層構造を有する絶縁体80の厚さt4は厚くなる。一方、MIM容量素子50において、2つの電極53,54間に介在する絶縁体85は単層構造であり、その厚さt5は、絶縁体80の厚さt4より薄くなる。
【0096】
それゆえ、第1の実施形態と同様に、MEMS可変容量素子10において、絶縁体80によって、MEMSデバイスの駆動時に、MEMS可変容量素子10の2つの電極12,16間に生じる電界強度が緩和される。また、MIM容量素子50において、その静電容量は大きくなる。
【0097】
尚、図6において、絶縁体80を構成している絶縁膜70a,71aの数は2つ、絶縁体85を構成している絶縁膜の数は1つであるが、絶縁体80を構成している絶縁膜の数が、2つの電極53,54間に挟まれた絶縁体85を構成している絶縁膜の数より多ければよく、図6に示される絶縁膜の数に限定されない。換言すると、MIM容量素子を構成する絶縁体85の積層数は、MIM可変容量素子の構成する絶縁体の積層数より少なければ、積層構造を有してもよい。
【0098】
以上のように、本発明の第3の実施形態のMEMSデバイスによれば、第1及び第2の実施形態と同様に、MEMS素子(MEMS可変容量素子)の信頼性を向上できると共に、MIM素子(MIM容量素子)の特性を向上できる。
【0099】
(b) 製造方法
以下、図7を用いて、本発明の第3の実施形態に係るMEMSデバイスの製造方法について、説明する。ここでは、第1及び第2の実施形態に係るMEMSデバイスの製造方法との相違点について、主に述べる。
【0100】
図7に示されるように、図3Aに示される工程と同様に、基板1上に、MEMS可変容量素子の下部信号電極20、アクチュエータの下部駆動電極37、MIM容量素子の下部電極52及び配線39,51が、それぞれ形成される。
【0101】
次に、形成された下部電極20,37,52及び配線39,51上に、絶縁体がそれぞれ形成される。本実施形態においては、複数の絶縁膜70a〜70e,71a〜71eが、例えば、膜堆積技術を用いて、電極20,37,52及び配線39,51上に積層される。これによって、電極20,37,52上に、積層構造の絶縁体が形成される。
尚、図7において、2つの絶縁膜70a〜70e,71a〜71eが、電極20,52上に積層されているが、3つ以上の絶縁膜が電極上に積層されてもよいのはもちろんである。
【0102】
この後、積層構造の絶縁体が形成された後、配線39,51上の絶縁体70c,71c,70e,71eに開口部Pが形成される。
【0103】
続いて、図3Bに示される工程と同様に、犠牲層41が、基板1上、下部電極20,37,52及び配線39,51上に、形成される。そして、アンカー/コンタクト形成領域において、犠牲層41内に、開口部Q1が形成される。開口部Q1が形成されるのと同時に、開口部Q2が、犠牲層41内に形成される。これによって、図7に示されるように、MIM形成領域50内において、下部電極52の絶縁膜71dの上面が、露出する。また、開口部Q1が形成されることによって、アンカー/コンタクト形成領域内の配線層39,51の上面が露出する。
【0104】
この後、露出した絶縁膜71dが、物理的エッチングやウェットエッチングによって、除去される。これによって、図6に示されるように、MIM形成領域50内において、MIM容量素子50の絶縁体85を構成する絶縁膜の数は、MEMS可変容量素子10の絶縁体80を構成する絶縁膜70a,71aの数よりも少なくされる。
【0105】
MIM容量素子の絶縁体85を構成する絶縁膜の一部が除去された後、図3Dに示す工程と同様に、MEMS可変容量素子の上部信号電極、アクチュエータの上部駆動電極及びMIM可変容量の上部電極が同時に形成される。この後、犠牲層が除去され、図6に示されるように、MEMS可変容量素子10、アクチュエータ30A,30B及びMIM容量素子50が形成される。図6に示されるように、MEMS可変容量素子10の絶縁体80は2つの絶縁膜70a,71aから構成されるのに対して、MIM容量素子50の絶縁体85は、2つの電極52,54間に1つの絶縁膜70dが挟まれた構造を有している。
以上の工程によって、本実施形態に係るMEMSデバイスが、完成する。
【0106】
尚、図6に示される例では、MIM容量素子50の絶縁体75aは1つの絶縁膜から構成され、MEMS可変容量素子10の絶縁体80は2つの絶縁膜70a,71aから構成されているが、MEMS可変容量素子10の絶縁体80を構成する絶縁膜の数が、MIM容量素子50の絶縁体85を構成する絶縁膜の数よりも多ければ、この数に限定されない。
【0107】
このように、本発明の第3の実施形態にMEMSデバイスの製造方法によれば、積層構造の絶縁体80を有するMEMS可変容量素子10が形成される。一方、MIM容量素子50を構成する絶縁体85は、MEMS可変容量素子の積層構造の絶縁体80より少ない積層数で形成される。図6に示される例では、MIM容量素子50を構成する絶縁体85は単層構造であり、1つの絶縁膜70dが下部電極52と上部電極54との間に挟まれている。
【0108】
これによって、MIM容量素子50を構成する絶縁体85の厚さt5は、MEMS可変容量素子10を構成する多層構造の絶縁体80の厚さt4よりも薄くなる。それゆえ、本実施形態で述べた製造方法では、MEMS可変容量素子10の絶縁体と同じ構成の絶縁体がMIM容量素子50に用いられた場合に比較して、静電容量の大きいMIM容量素子50を作製できる。
一方、MEMS可変容量素子10を構成する絶縁体80は、複数の絶縁膜70a,71bが積層されることによって、MEMSデバイスの駆動時に、MEMS可変容量素子10の2つの電極12,16間に生じる電界を緩和できる厚さが確保される。それゆえ、本実施形態で述べた製造方法では、信頼性の高いMEMS可変容量素子を作製できる。
【0109】
したがって、本発明の第3の実施形態に係るMEMSデバイスの製造方法によれば、第1及び第2の実施形態に係るMEMSデバイスの製造方法と同様に、MEMS素子(MEMS可変容量素子)の信頼性の向上とMIM素子(MIM容量素子)の特性の向上を両立するMEMSデバイスを、提供できる。
【0110】
[適用例]
図8を参照して、本発明の第1乃至第3の実施形態の適用例について述べる。
【0111】
図8の(a)において、本発明の実施形態で述べたMEMSデバイスが、RF(高周波)回路に適用された例を示している。図8の(a)に示されるRF回路において、MEMS可変容量素子10は、RF発振部に用いられ、MIM容量素子50は、ブロッキングキャパシタに用いられている。
【0112】
MEMS可変容量素子10に対して、例えば、抵抗素子90及び電源92が、並列に接続されている。抵抗素子90と電源92とは、直列に接続されている。電源95は、例えば、直流電源であって、MEMS可変容量素子10にバイアス電圧を供給する。
MIM容量素子50は、MEMS可変容量素子10の一端と出力端子95との間に、直列に接続されている。図8(a)に示されるRF回路において、MIM容量素子50は、ブロッキングキャパシタとして、直流成分が端子95へ出力されるのを遮断する。
【0113】
図8(a)に示されるように、MEMS可変容量10は、例えば、10V〜20V程度の直流電源92によって駆動される。そのため、直流電源92に起因する直流成分が外部に出力されないように、十分な大きさの静電容量を有するブロッキングキャパシタが、RF回路としてのMEMSデバイスに必要になる。
本発明の実施形態で述べたMEMSデバイスを適用したRF回路では、MIM容量素子50に用いられる絶縁体の厚さが、MEMS可変容量素子10に用いられる絶縁体の厚さよりも薄くされることによって、MIM容量素子の静電容量が大きくされている。これによって、本実施形態のMIM容量素子50は、直流電源92の直流成分を十分に遮断するブロッキングキャパシタを実現する。
また、本発明の実施形態において、MEMS可変容量素子10を構成する絶縁体の厚さは、MIM容量素子50を構成する絶縁体の厚さよりも厚い。そのため、RF回路のRF発振時において、MEMS可変容量素子10を構成する2つの電極間に生じる電界の分布を緩和できる。したがって、本実施形態のMEMSデバイス適用したRF回路によれば、電界に起因するノイズの発生を低減でき、MEMS可変容量素子10の信頼性を向上できる。MEMS可変容量素子10の信頼性が向上するので、それを適用したRF回路(MEMSデバイス)の信頼性が向上するのはもちろんである。
【0114】
また、実施形態で述べたように、MEMS可変容量素子10は、静電型アクチュエータ30A,30Bによって駆動される。
図8の(b)に示されるように、静電型アクチュエータ30A,30Bの駆動電圧Voutは、昇圧回路97から供給される。昇圧回路97は、供給電圧Vdd(例えば、3V)を昇圧して、アクチュエータ30A,30Bの駆動電圧Vout(例えば、10〜20V程度)を生成する。
【0115】
昇圧回路97は、複数のMIM容量素子501〜50nを含んでいる。昇圧回路97内において、複数のMIM容量素子501〜50nは、スイッチ(図示せず)を経由して複数段に接続されている。MIM容量素子501〜50n間の接続関係は、スイッチのオン/オフによって、並列接続から直列接続に、又は、直列接続から並列接続に、切り替えられる。MIM容量素子501〜50nの接続関係が容量素子の充電と放電とで切り替えられることによって、供給電位Vddが駆動電位Voutに昇圧される。
【0116】
供給電位Vddが所定の駆動電位Voutまで昇圧するために、複数の段数が必要になり、MIM容量素子501〜50nの個数は多くなる。各MIM容量素子501〜50nの静電容量CMIMが大きくすることで、昇圧回路97の昇圧率を大きくすることができる。
【0117】
MIM容量素子501〜50nの2つの電極間の対向面積を大きくして、所定の昇圧率が得られる静電容量CMIMを確保する場合、MIM容量素子501〜50nの面積は大きくなる。この場合、昇圧回路97のように複数の容量素子501〜50nから構成される回路において、その回路のチップ内の占有面積は、大きくなってしまう。MEMSデバイスが設けられるチップのサイズは、MEMSデバイスより下層に設けられた半導体集積回路の回路規模に依存するため、MIM容量素子501〜50nを用いた回路の規模に起因して、MEMS可変容量素子10の個数やMEMS可変容量素子10の大きさ、配線レイアウトなどに対して制約が生じる。それゆえ、MIM容量素子501〜50nの電極間の対向面積を大きくして、昇圧率を確保する場合には、MEMSデバイスの設計の自由度が低下する可能性がある。
【0118】
これに対して、本発明の実施形態で述べたMIM容量素子501〜50nでは、MIM容量素子50の2つの電極間に介在する絶縁体の厚さを、MEMS可変容量素子10を構成する絶縁体の厚さよりも薄くすることで、MIM容量素子501〜50nの静電容量CMIMを大きくする。そのため、容量素子501〜50nの面積を大きくすること無しに、MIM容量素子501〜50nを用いた回路、例えば、昇圧回路97の占有面積を小さくできる。
【0119】
この結果として、MIM容量素子501〜50nを用いた回路の占有面積が、MEMSデバイスの設計に大きな制約を与えることはなく、本発明の実施形態においては、MEMSデバイスの設計自由度は低下しない。
【0120】
また、本発明の実施形態におけるMEMSデバイスにおいて、MEMS可変容量素子10とMIM容量素子は絶縁体の構成が異なっているが、共通のプロセスを用いて、同時に形成される。それゆえ、MEMSデバイスの製造工程が増大することはない。
【0121】
以上のように、MEMS素子とMIM素子が共通の工程によって形成されるMEMSデバイスにおいて、本発明の実施形態に係るMEMSデバイスによれば、MEMS素子(MEMS可変容量素子)の信頼性を向上できると共に、MIM素子(MIM容量素子)の特性を向上できる。また、本実施形態のMEMSデバイスでは、MEMSデバイスの設計自由度の向上に貢献できる。
【0122】
尚、本実施形態で述べたMIM容量素子50は、ブロッキングキャパシタや昇圧回路に限らず、MEMSデバイスに含まれる他の構成要素に用いられてもよいのは、もちろんである。
【0123】
[その他]
本発明の実施形態のMEMSデバイスにおいては、MEMS可変容量素子の両側に、両持ち構造(ブリッジ構造)のアクチュエータを設けるMEMSデバイスを例に挙げている。但し、本発明の実施形態はそれに限定されず、MEMS素子(例えば、MEMS可変容量素子)とMIM素子(例えば、容量素子)とを有するMEMSデバイスであって、MIM素子を構成する絶縁体の膜厚が、MEMS素子を構成する絶縁体の膜厚よりも薄くなっていれば、MEMS素子及びアクチュエータの構造は、片持ち構造(カンチレバー構造)であってもよい。尚、MIM素子の絶縁体の誘電率がMEMS素子の絶縁体の誘電率よりも高い場合、MEMS素子及びMIM素子の絶縁体が積層構造を有する場合においても、同様である。
【0124】
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【符号の説明】
【0125】
1:基板、10:MEMS容量素子(可動構造)、12:下部信号電極(第1の下部電極)、16:上部信号電極(第1の上部電極),20,80:絶縁体(第1の絶縁体)、30A,30B:アクチュエータ、33,37:駆動電極、50:MIM容量素子、52:下部電極(第2の下部電極)、54:上部電極(第2の上部電極)、25,65,85:絶縁体(第2の絶縁体)、19A,19B,35,53:アンカー(コンタクト)。
【技術分野】
【0001】
本発明は、MEMSデバイス及びその製造方法に関する。
【背景技術】
【0002】
MEMS(Micro Electro-Mechanical Systems)技術を用いたMEMSデバイス、例えば、MEMS可変容量素子を用いたRF(Radio Frequency)回路は、MEMS可変容量素子の出力信号のロスが少なく、且つ、その出力信号の線形性が優れているため、次世代無線システムへの搭載が期待されている(例えば、特許文献1参照)。
【0003】
MEMS可変容量素子は、バックエンドプロセスで形成されるため、半導体基板上に形成された半導体集積回路より上層の配線レベルに形成される。誘導素子(インダクタ)やMIM(Metal-Insulator-Metal)構造の容量素子(以下、MIM容量素子とよぶ)などの受動素子は、MEMS可変容量素子と同じ配線レベルに、MEMS素子と同時に形成される。
【0004】
MIM容量素子は、要求される特性に応じて、大きな静電容量を有するように形成される。そのため、MIM容量素子は、その絶縁体の誘電率の高い材料を用いることや、対向する電極間に介在する絶縁体の厚さを薄くすることが、求められている。
【0005】
一方、MEMS可変容量素子は、それを構成する電極又は絶縁体の表面ラフネスの影響を受けるため、MEMS可変容量素子の容量値に対して、絶縁体の厚さや誘電率がMIM容量素子ほど大きく作用することはない。但し、MEMS可変容量素子を構成する絶縁体の信頼性を考慮すると、対向する電極間に生じる電界を緩和するために、MEMS可変容量素子に用いられる絶縁体の厚さは、所望の容量値を実現できる範囲内で厚いことが望ましい。
【0006】
このように、MEMS可変容量素子を構成する絶縁体とMIM容量素子を構成する絶縁体とは、それぞれ異なる特性が要求されている。
【0007】
しかし、上述のように、MEMS可変容量素子とMIM容量素子は共通の製造プロセスを用いて同時に形成されるため、それらの両方に求められる特性を両立するように、各素子を構成する絶縁体をそれぞれ形成することは困難であった。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−278634号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明は、MEMS素子の信頼性の向上と容量素子の特性の向上を両立する技術を提案する。
【課題を解決するための手段】
【0010】
本発明の一態様に関わるMEMSデバイスは、基板上に設けられる第1の下部電極と、前記第1の下部電極上に設けられ、第1の厚さを有する第1の絶縁体と、前記第1の下部電極上方にアンカーによって中空に支持される可動な第1の上部電極と、を有するMEMS素子と、前記基板上に設けられる第2の下部電極と、前記第2の下部電極上に設けられ、第2の厚さを有する第2の絶縁体と、前記第2の絶縁体上に設けられる第2の上部電極と、を有する容量素子と、を具備し、前記第2の厚さは、前記第1の厚さよりも薄いことを備える。
【0011】
本発明の一態様に関わるMEMSデバイスの製造方法は、基板上に、MEMS素子の第1の下部電極と容量素子の第2の下部電極とを形成する工程と、前記第1及び第2の下部電極上に、第1の厚さを有する第1の絶縁体を形成する工程と、前記第1の絶縁体上に、犠牲層を形成する工程と、アンカーを形成する領域の犠牲層内に第1の開口部を形成するのと同時に、前記第2の下部電極上の前記第1の絶縁体が露出するように、第2の開口部を前記犠牲層内に形成する工程と、前記第2の開口部を介して、露出した前記第1の絶縁膜にエッチングを施して、前記第2の下部電極上に、前記第1の厚さよりも薄い第2の厚さを有する第2の絶縁体を形成する工程と、前記犠牲層上及び前記第2の絶縁体上に、導電層を形成する工程と、前記導電層を加工した後、前記犠牲層を除去して、前記第1の下部電極上方にアンカーによって中空に支持される可動な前記MEMS素子の第1の上部電極と、前記第2の絶縁膜体上に前記容量素子の第2の上部電極とを形成する工程と、を備える。
【発明の効果】
【0012】
本発明によれば、MEMS素子の信頼性の向上と容量素子の特性の向上とを両立できる。
【図面の簡単な説明】
【0013】
【図1】第1の実施形態に係るMEMSデバイスの構造を示す平面図。
【図2】第1の実施形態に係るMEMSデバイスの構造を示す断面図。
【図3A】第1の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図3B】第1の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図3C】第1の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図3D】第1の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図4】第2の実施形態に係るMEMSデバイスの構造を示す断面図。
【図5】第2の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図6】第3の実施形態に係るMEMSデバイスの構造を示す断面図。
【図7】第3の実施形態に係るMEMSデバイスの製造方法を説明するための図。
【図8】各実施形態に係るMEMSデバイスの適用例を示す図。
【発明を実施するための形態】
【0014】
以下、図面を参照しながら、本発明の例を実施するための形態について詳細に説明する。
【0015】
[実施形態]
(1) 第1の実施形態
図1乃至図3Dを参照して、本発明の第1の実施形態について、説明する。
【0016】
(a) 構造
図1及び図2を用いて、本発明の第1の実施形態に係るMEMSデバイスの構造について、説明する。図1は、本実施形態に係るMEMSデバイスの平面図を示している。また、図2は、本実施形態に係るMEMSデバイスの断面図を示している。図2は、図1のA−A’線に沿う断面構造を示している。本実施形態において、MEMS可変容量素子が用いられたMEMSデバイスについて、説明する。本実施形態におけるMEMSデバイスは、可変容量素子を構成する可動構造10と、可動構造10を駆動するアクチュエータ30A,30Bと、可動構造10及びアクチュエータ30A,30Bの動作を制御する周辺回路とを含んでいる。
【0017】
図1及び図2に示すように、本実施形態に係るMEMSデバイスは、基板1上に設けられる。基板1は、例えば、ガラスなどの絶縁性基板や、シリコン基板上に設けられる層間絶縁膜等である。例えば、シリコン基板の表面領域(半導体領域)には、MIS(Metal-Insulator-Semiconductor)構造の電界効果トランジスタなどが設けられ、トランジスタなどの素子は、ロジック回路や記憶回路を構成している。
【0018】
可動構造10は、下部信号電極(第1の下部電極)12と上部信号電極(第1の上部電極)16とを有している。
【0019】
下部信号電極12は、y方向に延在するように、基板1上に設けられる。下部信号電極12は、基板1上に固定されている。下部信号電極12は、容量素子の電極として機能し、それと共に、例えば、信号線としても機能する。下部信号電極12は、例えば、アルミニウム(Al)、銅(Cu)や金(Au)などの金属、又は、これらの合金が用いられる。尚、下部信号電極12は、導電性の半導体でもよい。
【0020】
下部信号電極12表面は、絶縁体20によって覆われている。絶縁体20の厚さは、第1の厚さt1を有する。絶縁体20は、例えば、電極12表面を酸化又は窒化させて形成された絶縁体でもよいし、膜堆積技術を用いて電極12表面に形成された絶縁体でもよい。
【0021】
上部信号電極16は、下部信号電極12上方に設けられる。上部信号電極16は、下部信号電極12と同様に、アルミニウム(Al)、銅(Cu)や金(Au)などの金属が用いられる。上部信号電極16は、例えば、矩形上の平面形状を有し、x方向に延在している。上部信号電極16は、4つの梁17A,17B及びアンカー19A,19Bによって、中空に支持されている。これによって、下部信号電極12と上部信号電極16との間には、空隙(キャビティ)が設けられる。
【0022】
このように、下部信号電極12の底面は、絶縁体20及びキャビティを挟んで、上部信号電極16上面に対向する。そして、下部信号電極12と上部信号電極16との間に、静電容量CMEMSが発生する。上部信号電極12は、後述のアクチュエータ30A,30Bの動作に応じて、基板1表面に対して上下方向に動く。これによって、信号電極12,16間の静電容量CMEMSが変化する。以下では、可動構造10のことを、MEMS可変容量素子10とよぶ。
【0023】
尚、信号電極12,16は、矩形状の平面形状に限定されず、円形又は楕円形など曲線を含む形状でもよい。また、信号電極12,16は、その上面から底面に向かって貫通する孔を有してもよい。また、下部信号電極12下方の基板1の一部が犠牲層などを利用した技術を用いて除去され、下部信号電極12の下方に、空隙(キャビティ)が設けられてもよい。
【0024】
アンカー19A,19Bは、例えば、基板1上の配線(導電層)上、又は、基板1上に、設けられる。
梁17A,17Bは、X方向に延在している。梁17A,17Bの一端は、上部信号電極16の端部に直接接続されている。例えば、図1中の右側の2つの梁17Aは、上部信号電極16の一端から二手に分かれるように、引き出されている。梁17Aの他端は、導電層18Aを介して、アンカー19Aにそれぞれ接続されている。また、図1中の左側の2つの梁17Bの一端は、上部信号電極16の端部から二手に分かれるように引き出され、梁17Bの他端は、導電層18Bを介して、アンカー19Bにそれぞれ接続されている。
梁17A,17Bは、アンカー19A,19Bによって、中空に支えられ、梁17A,17Bと基板1との間には、空隙が設けられている。
尚、本実施形態において、梁17A,17Bは、上部信号電極16と直接接続されているが、これに限定されず、梁17A,17Bは、他の部材を経由して、上部信号電極16に接続されてもよい。例えば、梁17A,17B及びアンカー18A,18Bは、上部信号電極16と同じ材料が用いられる。
【0025】
MEMS可変容量素子(可動構造)10のX方向の両側には、両持ち構造(ブリッジ構造)のアクチュエータ30A,30Bが設けられている。図1において、図中右側のアクチュエータ30Aは、2つの梁17Aの間に配置され、図中左側のアクチュエータ30Bは、2つの梁17Bの間に配置されている。
【0026】
図1及び図2において、右側のアクチュエータ30Aは、上部駆動電極33と下部駆動電極37とを有している。左側のアクチュエータ30Bも、右側のアクチュエータ30Aと同様に、上部駆動電極33と下部駆動電極37とを有している。2つのアクチュエータ30A,30Bは、ほぼ同じ構造を有しているので、以下では、右側のアクチュエータ30Aを用いて、アクチュエータ30A,30Bの構造を説明する。
【0027】
下部駆動電極37は、基板1上に設けられ、基板1上に固定されている。下部駆動電極37は、例えば、矩形状の平面形状を有している。下部駆動電極37は、例えば、配線38に接続される。下部駆動電極37は、下部信号電極12と同じ材料が用いられる。
【0028】
下部駆動電極37表面は、例えば、絶縁体21によって覆われる。絶縁体21は、例えば、下部信号電極12表面を覆う絶縁体20と同じ材料が用いられ、この絶縁体21の厚さは、例えば、下部信号電極12を覆う絶縁体20と同じ厚さt1である。
【0029】
上部駆動電極33は、下部駆動電極37上方に設けられている。上部駆動電極33は、矩形状の平面形状を有している。2つのアクチュエータ30A,30Bにおいて、各上部駆動電極33の一端には、絶縁層(以下、ジョイント部とよぶ)32が設けられる。このジョイント部32を経由して、各アクチュエータ30A,30Bの上部信号電極33は、可動構造10の上部信号電極16の一端及び他端にそれぞれ接続されている。ジョイント部32には、例えば、窒化シリコンなどの絶縁材料が用いられ、上部駆動電極33は、上部信号電極16から電気的に絶縁されている。尚、信号電極16が駆動電極33と電気的に接続されていてもよい場合には、絶縁材料の代わりに、導電体をジョイント部32に用いてもよいし、ジョイント部を用いずに、上部信号電極16と上部駆動電極33とが1つの導電層からなる構造となってもよい。
【0030】
上部駆動電極33の他端には、バネ構造34が接続されている。バネ構造34の平面形状は、例えば、メアンダ状になっている。バネ構造34を構成している配線の太さは、例えば、梁17A,17Bを構成している配線の太さよりも細くされている。バネ構造34は、アンカー35に接続されている。アンカー35は、例えば、基板1上の配線(導電層)39上に設けられる。配線39表面は、例えば、絶縁体22によって覆われている。絶縁体22の厚さは、例えば、下部信号電極12を覆う絶縁体20と同じ厚さt1である。アンカー35は、絶縁体22内に設けられた開口部を経由して、配線39に電気的に接続される。バネ構造34及びアンカー35は、例えば、上部信号電極16と同じ導電体が用いられる。
【0031】
上部駆動電極33は、バネ構造34及びアンカー35によって中空に支えられ、上部駆動電極33と下部駆動電極37との間には、空隙が設けられている。上部駆動電極33は、上部信号電極16とバネ構造34との弾性の違いにより、バネ構造34側が上部信号電極16側よりも下方(下部駆動電極37側)に下がっている。
【0032】
MEMS可変容量素子10を駆動させる場合、配線39上に設けられたアンカー36及びバネ構造34を経由して、上部駆動電極33に電位が印加される。また、下部駆動電極37には、配線38を経由して、電位が印加される。これによって、上部駆動電極33と下部駆動電極37との間に、電位差が与えられる。
本実施形態におけるアクチュエータ30A,30Bは、例えば、静電駆動方式のアクチュエータである。つまり、アクチュエータ30A,30Bにおいて、上部駆動電極33と下部駆動電極37とに電位差を与えた場合に、それらの駆動電極33,37の間に発生する静電引力によって、上部駆動電極33が基板1表面に対して垂直方向に動く。その上部駆動電極33の動作に伴って、MEMS可変容量素子(可動構造)10の可動な上部信号電極12が動く。
【0033】
図2は、MEMS可変容量素子10及びアクチュエータ30A,30Bが駆動前の状態を示している。例えば、一方の駆動電極には、グランド電位が供給され、他方の駆動電極には、プルイン電圧以上の電位を供給する。プルイン電圧とは、静電引力によって、バネ構造34に接続された上部駆動電極33が動き始める電圧のことである。
2つの駆動電極間にプルイン電圧以上の電位差が供給されることによって、上部駆動電極33と下部駆動電極37との間に、静電引力が発生する。アクチュエータ30A,30Bの駆動電極33,37間に発生する静電引力は、駆動電極33,37間の間隔が小さいほど強くなる。よって、上部駆動電極33は、駆動電極33のバネ構造34側から、下部駆動電極37に絶縁膜36を介して接触していく。駆動電極33,37に電位差を与えている期間、バネ構造34側から可動構造10側の方向へ向かって、駆動電極33,37間の間隔は徐々に小さくなっていき、上部駆動電極33は、下部駆動電極37にジッパー状に順次接触していく。そして、上部駆動電極33は、下部駆動電極37と絶縁膜38を介して、ほぼ全面で接触する。
【0034】
このようにアクチュエータ30A,30Bが駆動し、このアクチュエータ30A,30Bの駆動に伴って、MEMS可変容量素子10が動く。アクチュエータ30A,30Bの動作に伴って、上部駆動電極33と接続されている上部信号電極16は、下部信号電極12に向かって動き、上部信号電極16と下部信号電極12との間の間隔は小さくなる。例えば、上部信号電極16が、絶縁体20を介して下部信号電極(シグナル線)12と接触する場合、2つの信号電極12,16間の間隔は、絶縁体20の厚さと同じになる。
【0035】
アクチュエータ30A,30Bの駆動電極33,37に与えられた電位差を0にすると、MEMS可変容量素子10は、上部信号電極16と下部信号電極12との間隔が大きくなり、元の状態(図2の状態)に戻る。
【0036】
このように、MEMS可変容量素子10を構成している下部信号電極12と上部信号電極16との間の間隔は、アクチュエータ30A,30Bの動作に追従して、変位する。したがって、信号電極12,16間の間隔の変化に伴って、下部信号電極12と上部信号電極16との間に生じる静電容量の値は、変化する。静電容量は対向する2つの電極の間隔に反比例するので、下部信号電極12と上部信号電極16の間隔が大きくなったとき、静電容量CMEMSは小さくなり、下部信号電極12と上部信号電極16の間隔が小さくなったときに、静電容量CMEMSは大きくなる。尚、MEMS可変容量素子10の駆動時において、2つの信号電極12,16の間隔が変動すればよく、上部信号電極16が絶縁体20に直接接触せずともよい。
【0037】
以上のように、MEMS可変容量素子10の静電容量CMEMSは、下部信号電極12と上部信号電極16との間に発生する。上部信号電極16は、アクチュエータ30A,30Bによって、上部信号電極16が基板1表面に対して垂直方向に駆動される。これによって、上部信号電極16と下部信号電極12との間隔が変化し、MEMS可変容量素子10の静電容量CMEMSの値が変化する。
【0038】
MIM(Metal-Insulator-Metal)素子50は、基板1上に設けられる。MIM素子50は、例えば、容量素子である。以下では、MIM素子50のことを、MIM容量素子50とよぶ。MIM容量素子50は、MEMS可変容量素子10及びアクチュエータ30A,30Bと同じ配線レベルに設けられる。そして、MIM容量素子50は、MEMS可変容量素子10及びアクチュエータ30A,30Bと共通の製造プロセスを用いて、同時に基板1上に、形成される。
【0039】
MIM容量素子50は、2つの電極52,54と、2つの電極52,54との間に介在する絶縁体25とから構成されている。
【0040】
MIM容量素子50の下部電極(第2の下部電極)52は、基板1上に設けられ、基板1上に固定されている。下部電極52は、下部信号電極12と同じ材料が用いられる。
下部電極52上には、絶縁体(第2の絶縁体)25が、設けられる。絶縁体25は、例えば、MEMS可変容量素子10の絶縁体20と同じ材料が用いられている。
絶縁体25上には、MIM容量素子50の上部電極(第2の上部電極)54が設けられる。上部電極54は、絶縁体25に直接接触し、絶縁体25上に固定されている。上部電極54は、絶縁体25を挟んで、下部電極52に対向する。上部電極54は、上部信号電極16と同じ材料が用いられている。
MIM容量素子50の絶縁体25において、上部電極54と下部電極52との間に挟まれた部分は、厚さt2を有する。この厚さt2は、絶縁体20の厚さt1より薄い。また、下部電極52の側面上の絶縁体25の厚さt1”は、MEMS可変容量素子10の下部信号電極12の側面を覆う絶縁体20の厚さt1’とほぼ同じである。
MIM容量素子50は固定容量素子であり、一定の静電容量CMIMを有する。
【0041】
図1及び図2に示されるMIM容量素子50において、下部電極52は、例えば、矩形状の平面形状を有し、y方向に延在している。下部電極52の一端には、コンタクト部55が設けられる。このコンタクト部55は、絶縁体25内に形成された開口部を経由して、下部電極52表面に直接接触し、下部電極52に電気的に接続される。
上部電極54は、例えば、矩形状の平面形状を有する。上部電極54の一端及び他端には、引き出し部57が接続されている。例えば、引き出し部57は、基板1表面に対して垂直方向において、上部電極54の一端から斜め上方に延在する。引き出し部57には、コンタクト部53が接続されている。コンタクト部53は、絶縁体26内に設けられた開口部を経由して、基板1上の配線51に直接接触する。上部電極54は、引き出し部57及びコンタクト部53を経由して、基板1上に固定された配線51に電気的に接続される。コンタクト部53,54及び配線51を経由して、MIM容量素子50の電極52,54に電圧又は信号が入出力される。配線51上の絶縁体26の厚さは、例えば、下部信号電極12上の絶縁体20の厚さt1と同じである。
【0042】
尚、図1及び図2において、MIM容量素子50の上部電極54の両端に、引き出し部57がそれぞれ接続された例が示されているが、これに限定されない。例えば、MIM容量素子50の一端のみに、引き出し部を接続してもよい。また、図1及び図2において、上部電極54の一端にのみ、配線51が接続されているが、上部電極54の両端の引き出し部57に、コンタクト53及び配線51を接続してもよいのは、もちろんである。さらに、MIM容量素子50の平面構造は、図1に示される構造に、限定されない。
【0043】
図1及び図2に示されるように、本発明の第1の実施形態に係るMEMSデバイスは、MEMS可変容量素子10とMIM容量素子50とを有する。MEMS可変容量素子10及びMIM容量素子50は、同時に形成される。
【0044】
本実施形態において、MEMS可変容量素子10は、下部信号電極12と、下部信号電極12上の絶縁体20と、下部信号電極12上方の上部信号電極16とを含んでいる。上部信号電極16は、例えば、梁17A,17B及びアンカー18A,18Bによって、下部信号電極12上方に中空に支持され、下部信号電極12と上部信号電極16との間には、空隙が設けられる。
【0045】
また、本実施形態において、MIM容量素子50は、下部電極52と、上部電極54と、下部電極52と上部電極54とに挟まれた絶縁体25とを含んでいる。
【0046】
そして、本実施形態では、MIM容量素子50を構成する絶縁体25の厚さt2が、MEMS可変容量素子10を構成する絶縁体20の厚さt1よりも薄いことを特徴とする。
【0047】
容量素子50の静電容量は、2つの電極52,54間に介在する絶縁体25の誘電率と2つの電極52,54の対向面積とに比例する。また、MIM容量素子50の静電容量CMIMは、2つの電極52,54の間隔、つまり、2つの電極52,54間に介在する絶縁体25の厚さに反比例する。
よって、MIM容量素子を構成する絶縁体の厚さがMEMS可変容量素子を構成する絶縁体の厚さと同じになっている場合と比較して、本実施形態のように、MIM容量素子50を構成する絶縁体25の厚さt2がMEMS可変容量素子10を構成する絶縁体20の厚さt1よりも薄くされることで、MIM容量素子50の静電容量を大きくすることができる。
【0048】
一方で、本実施形態では、MEMS可変容量素子10を構成する絶縁体20の厚さt1は、MIM容量素子50を構成する絶縁体25の厚さt2よりも厚く、絶縁体が堆積された時の厚さが確保される。よって、MEMS可変容量素子10においては、互いに対向する下部信号電極12と上部信号電極16との間に生じる電界を、緩和することができる。
【0049】
本実施形態のMEMSデバイスの製造工程において、犠牲層内にアンカー及びコンタクトを埋め込む開口部を形成するのと同時に、MIM容量素子50の絶縁体25を覆う犠牲層が除去される。この一方で、MEMS可変容量素子10の絶縁体20は、犠牲層で覆ったままにしておく。そして、露出した絶縁体25の表面に対してエッチングを施すことによって、MIM容量素子50の絶縁体25は、薄くされる。これによって、MIM容量素子50を構成する絶縁体25の厚さt2が、MEMS可変容量素子10を構成する絶縁体20の厚さt1よりも薄くされる。この製造工程の詳細については、後述する。
【0050】
本実施形態において、MIM容量素子50の絶縁体25の厚さt2を薄くする工程は、他の部材を形成する工程と共通に実行される。それゆえ、本実施形態に係るMEMSデバイスを形成するために、MEMS可変容量素子10とMIM容量素子50とがそれぞれ個別の工程を用いて形成されることは無い。よって、MEMS可変容量素子10とMIM容量素子50とで、それらに用いられる絶縁体20,25の厚さが異なっていても、MEMSデバイスの製造工程及び製造コストが過剰に増加することはない。
【0051】
以上のように、本発明の第1の実施形態に係るMEMSデバイスによれば、MEMS素子(MEMS可変容量素子)の信頼性の向上とMIM素子(容量素子)の特性の向上とを両立できる。
【0052】
(b) 製造方法
以下、図2、図3A乃至図3Dを用いて、第1の実施形態に係るMEMSデバイスの製造方法について、説明する。図3A乃至図3Dは、各工程における図1のA−A’線に沿う断面構造をそれぞれ示している。尚、以下では、図1及び図2のMEMS可変容量素子(可動構造)10が設けられる領域のことを、MEMS形成領域とよび、アクチュエータ30A,30Bが設けられる領域のことを、アクチュエータ形成領域とよぶ。また、MIM容量素子50が設けられる領域のことをMIM形成領域とよぶ。
【0053】
はじめに、図3Aに示すように、導電層が、例えば、スパッタ法やCVD法などを用いて、基板1上に堆積される。導電層は、例えば、アルミニウム(Al)、銅(Cu)及び金(Au)等の金属やこれらの合金、導電性ポリシリコンなど導電性半導体である。堆積された導電層は、例えば、フォトリソグラフィー技術及びRIE(Reactive Ion Etching)法を用いて加工され、所定の形状の電極や配線が形成される。MEMS形成領域10内において、導電層12は、MEMS可変容量素子の下部信号電極に用いられる。アクチュエータ形成領域30A,30B内において、導電層37は、アクチュエータの下部駆動電極37として用いられる。MIM形成領域50内において、導電層52は、MIM容量素子の下部電極に用いられる。また、導電層39,51は、例えば、配線となる。
【0054】
導電層が加工された後、加工された導電層12,37,39,51,52表面に、例えば、熱酸化法やCVD法などの膜堆積技術を用いて、絶縁体20,21,22,25a,26が形成される。絶縁体20,21,22,25a,26には、シリコン酸化膜、シリコン窒化膜、絶縁性金属酸化膜或いは高誘電体膜などが用いられる。尚、膜堆積技術を用いて、絶縁体が形成された場合、絶縁体20,21,22,25a,26は導電層上だけでなく、基板1上にも形成されるが、本実施形態では、基板1上の絶縁体の図示は省略する。
【0055】
MEMS形成領域10において、導電層(下部信号電極)12上に形成された絶縁体20は、MEMS可変容量素子に用いられる絶縁体である。絶縁体20は、例えば、厚さt1を有する。また、アクチュエータ形成領域30A,30Bにおいて、導電層(下部駆動電極)37上に形成された絶縁体21は、アクチュエータに用いられる絶縁体である。絶縁体21は、絶縁体20と同じ材料が用いられ、同じ厚さt1を有する。絶縁体20の厚さt1は、MEMS可変容量素子の駆動時に、所望の容量値を得られる範囲内で、MEMS可変容量素子の対向する電極間に生じる電界(ノイズ)を緩和できる厚さで形成される。
【0056】
MIM形成領域50において、導電層(下部電極)52上に形成された絶縁体25aは、MIM容量素子に用いられる絶縁体である。絶縁体25aは、絶縁体20と同時に形成されるため、絶縁体20と同じ材料が用いられる。この際、絶縁体25aの厚さt2aは、絶縁体20の厚さt1とほぼ同じ厚さを有している。
尚、配線として機能する導電層39,51上に形成された絶縁体22,26も、絶縁体20と同じ材料が用いられ、同じ厚さt1を有する。
【0057】
そして、コンタクト及びMEMS可変容量素子の上部電極を中空に支持するアンカーが形成される位置(以下、アンカー/コンタクト形成領域とよぶ)において、導電層39,51の上面が露出するように、絶縁体22,26内に、開口部Pが、それぞれ形成される。
【0058】
次に、図3Bに示すように、基板1上に、犠牲層41が、例えば、CVD法や塗布法などを用いて、形成される。犠牲層41は、基板1、導電層12,37,39,51,52、絶縁体20,21,22,25a,26及び後の工程で構成される部材と、エッチング選択比が十分に確保できる材料であれば、金属、絶縁材料、半導体、無機化合物、有機物などいずれの材料を用いてもよい。
【0059】
そして、アンカー/コンタクト形成領域において、犠牲層41内に、開口部Q1が形成される。アンカー/コンタクト形成領域において、導電層(配線)39,51上の絶縁体はあらかじめ除去されているので、開口部Q1を介して、導電層39,51の表面が、露出する。開口部Q1には、後述の工程において、アンカーやコンタクトが埋め込まれる。
本実施形態においては、開口部Q1が形成されるのと同時に、MIM形成領域50内の絶縁体25上において、開口部Q2が、犠牲層41内に形成される。これによって、MIM容量素子に用いられる絶縁体25aの上面が露出する。
このように、アンカーを埋め込む開口部Q1が犠牲層41内に形成されるのと同時に、MIM容量素子に用いる絶縁体25を露出させる開口部Q2が、犠牲層内に形成される。
【0060】
続いて、図3Cに示されるように、MIM容量素子を構成する絶縁体25の上面が、開口部Q2を経由して、例えば、物理的エッチング(スパッタリング)やウェットエッチングによって、エッチングされる。
このエッチングによって、絶縁体25の厚さは絶縁体20の厚さより薄くされ、絶縁体25は厚さt2になる。一方、MEMS可変容量素子を構成する絶縁体20の上面は、犠牲層41によって覆われているため、エッチングによって、絶縁体20が薄くなることはない。よって、MEMS可変容量素子を構成する絶縁体20は、形成時の厚さt1が維持される。
【0061】
このように、形成された開口部Q2を経由したエッチングによって、MIM容量素子を構成する絶縁体25の厚さt2は、MEMS可変容量素子を構成する絶縁体20の厚さt1より薄くされる。尚、本実施形態において、アクチュエータを構成する絶縁体21は、MEMS可変容量素子を構成する絶縁体20と同様に、犠牲層41によって覆われているため、その絶縁体21はエッチングによって薄くされず、絶縁体20と同じ厚さを有する。
【0062】
また、絶縁体25を薄くするためのエッチングを行う際、アンカー/コンタクト形成領域において、導電層(配線)39,51の露出した表面が、開口部Q1を経由して同じエッチング条件下にさらされる。この際、導電層39,51表面において、自然酸化膜及び自然窒化膜などの自然形成膜、或いは、犠牲層に起因するダスト(残渣)等が、エッチングによって除去される。導電層39,51の表面から汚染物/不純物が除去されることによって、配線と後の工程で形成されるアンカー/コンタクトとの接触抵抗を低減でき、また、導電層とアンカー/コンタクトとの十分な接合力を確保できる。これは、MEMS可変容量素子及びMIM容量素子を用いたMEMSデバイスの信頼性及び特性の向上に貢献する。
【0063】
このように、MIM容量素子を構成する絶縁体25を薄くする処理と配線となる導電層39,51表面をクリーニングする処理とが、共通の工程によって、同時に実行される。
【0064】
そして、図3Dに示されるように、導電層(例えば、Al、Cu又はAuなど)が、例えば、スパッタリング法やCVD法を用いて、犠牲層41及び絶縁体25上に堆積される。
堆積された導電層は、例えば、フォトリソグラフィー技術及びRIE法を用いて加工され、所定の形状の電極や配線が導電層から形成される。これによって、MEMS可変容量素子10の上部信号電極16は、犠牲層41を介して、MEMS可変容量素子10の下部信号電極12上方に形成される。アクチュエータ30A,30Bの上部駆動電極33は、犠牲層41を介して、アクチュエータ30A,30Bの下部駆動電極37上方に形成される。また、MIM容量素子の上部電極54は、MIM容量素子を構成する絶縁体25に直接接触するように、絶縁体25上に形成される。
【0065】
例えば、堆積された導電層を用いて、上部信号電極を支える梁やメアンダ状のバネ構造34なども同時に形成される。また、導電層が犠牲層41上に堆積されるのと同時に、その導電層は、犠牲層41内の開口部Q1内に、埋め込まれる。開口部Q1内に埋め込まれた導電層35,53は、アンカーやコンタクトとなる。尚、バネ構造34やアンカー35などを構成する部材は、上部電極を構成する導電層と異なる材料及び工程で、形成されてもよい。導電層が加工される際、犠牲層41を除去するための開口部(図示せず)が、導電層内に形成される。
【0066】
続いて、例えば、絶縁体が上部信号電極16と上部駆動電極33上とに堆積され、その絶縁体が、フォトリソグラフィー技術及びRIE法によって、加工される。これによって、ジョイント部32が、上部信号電極16と上部駆動電極33上とに形成される。このジョイント部32によって、MEMS可変容量素子の上部信号電極16とアクチュエータの上部駆動電極33とが、接続される。
【0067】
この後、図2に示されるように、犠牲層が選択的に除去されるように、ウェットエッチングが実行される。犠牲層は、導電層に形成された開口部から浸透したエッチング溶液によって、MEMS形成領域10、アクチュエータ形成領域30A,30B及びMIM形成領域50内から除去される。
犠牲層が除去されたことによって、MEMS可変容量素子10の上部信号電極16と下部信号電極12との間に、空隙(キャビティ)が形成される。また、犠牲層の除去によって、アクチュエータの上部駆動電極33は、ジョイント部32の応力とバネ構造34の応力との違いにより、上部駆動電極33のバネ構造34側が下方(基板側)に傾斜する。
【0068】
以上の工程によって、本発明の第1の実施形態に係るMEMSデバイスが完成する。
【0069】
本発明の第1の実施形態に係るMEMSデバイスの製造方法において、図3Bに示すように、犠牲層41が形成された後、MIM容量素子の下部電極52を覆う絶縁体25a上から犠牲層41が除去され、絶縁体25a上面は露出する。その一方で、MEMS可変容量素子の下部信号電極12上の絶縁体20は、犠牲層41で覆った状態にする。そして、図3Cに示すように、露出した絶縁体25上面に対してエッチングを施して、MIM容量素子を構成する絶縁体25の厚さt2は、MEMS可変容量素子の下部信号電極12の厚さt1よりも薄くされる。
【0070】
このように、本実施形態に係るMEMSデバイスの製造方法において、MIM容量素子の2つ電極間に介在する絶縁体25の厚さt2は薄くされるので、対向する2つの電極52,54の間隔は小さくなる。よって、絶縁体25がMEMS可変容量素子に用いられる絶縁体20と同じ厚さを有する場合に比較して、MIM容量素子50の静電容量は、大きくなる。
一方、MIM容量素子の絶縁体25を薄くする際、MEMS容量素子の絶縁体20は犠牲層41で覆われているので、MEMS可変容量素子において、MEMS可変容量素子を構成する絶縁体20は、薄くされず、所望の容量値が得られる範囲内で、大きい厚さが確保される。よって、MEMS可変容量素子の駆動時、MEMS可変容量素子10の電極12,16間に生じる電界は、大きい厚さの絶縁体20によって、緩和される。
【0071】
図3Bに示される工程において、開口部Q2は、絶縁体25aの表面を露出させるために形成される。この開口部Q2は、アンカー及びコンタクトを埋め込むための開口部Q1が犠牲層41内に形成されるのと同時に、形成される。このように、開口部を形成することが共通化されることよって、MEMSデバイスの製造工程において、MIM容量素子に用いられる絶縁体25表面を露出させる工程が別途に追加されることはなく、製造工程の数が増加することはない。
また、MIM容量素子を構成する絶縁体25が開口部Q2を介して薄くされるのと同時に、開口部Q1を介して露出した配線39,51表面から、自然酸化膜やダストが除去される。このように、素子の信頼性を向上させる処理が、絶縁体25の薄膜化のための処理と共通に実行されることによって、製造工程が増大する抑制するのと共に、アンカー/コンタクトと配線39,51との界面の欠陥に起因して、素子10,50の特性及び信頼性が劣化するのが抑制される。
【0072】
したがって、本発明の第1の実施形態に係るMEMSデバイスの製造方法によれば、MEMS素子(MEMS可変容量素子)の信頼性の向上とMIM素子(MIM容量素子)の特性の向上を両立するMEMSデバイスを、提供できる。
【0073】
(2) 第2の実施形態
図4及び図5を参照して、本発明の第2の実施形態に係るMEMSデバイス及びその製造方法ついて、説明する。尚、第1の実施形態と同じ構成要素については、同じ符号を付し、その詳細については必要に応じて説明する。
【0074】
(a) 構造
以下、図4を用いて、本発明の第2の実施形態に係るMEMSデバイスの構造について、説明する。ここでは、第1の実施形態に係るMEMSデバイスとの相違点について、主に述べる。図4は、図1のA−A’線に対応する断面図である。
【0075】
図4に示されるように、本実施形態に係るMEMSデバイスにおいて、MIM容量素子50を構成する絶縁体65は、MEMS可変容量素子10を構成する絶縁体20と異なる材料が用いられている。そして、2つの絶縁体20,65において、絶縁体65の誘電率(第2の誘電率)は、絶縁体20の誘電率(第1の誘電率)よりも高い。
また、絶縁体65の厚さt3は、例えば、絶縁体20の厚さt1より薄い。但し、絶縁体65の厚さt3は、絶縁体20の厚さt1より薄いことが好ましいが、同じ厚さでもよい。
絶縁体65は、例えば、酸化ハフニウム(HfO2)、酸化アルミニウム(Al2O3)又は酸化ジルコニウム(ZrO2)等の高誘電体材料が用いられる。但し、MEMS可変容量素子10の絶縁体20に酸化シリコンが用いられた場合、MIM容量素子50の絶縁体65は、窒化シリコンや酸窒化シリコンでもよい。
【0076】
上述のように、容量素子の静電容量は、2つの電極間に介在する絶縁体の誘電率に比例する。それゆえ、本実施形態のMEMSデバイスのように、MIM容量素子50に用いられる絶縁体65に、MEMS可変容量素子10に用いられる絶縁体20よりも誘電率の高い材料が用いられることによって、MIM容量素子50の静電容量を大きくできる。また、配線51は、絶縁体66によって覆われている。絶縁体66は、例えば、絶縁体65と同じ材料が用いられ、絶縁体66の厚さは、絶縁体65の厚さt3と同じになっている。尚、配線51を覆う絶縁体66は、絶縁体20,21,22と同じ材料でもよく、この場合には、絶縁体66の厚さは、絶縁体20,21,22の厚さt1と同じになる。
【0077】
また、MEMS可変容量素子10を構成する絶縁体20は、MIM容量素子50を構成する絶縁体65と異なる材料が用いられるため、絶縁体20の厚さt1を、MEMS可変容量素子10に要求される特性に適するように、絶縁体65の厚さt3よりも厚くできる。よって、第1の実施形態と同様に、MEMS可変容量素子10において、2つの電極12,16間に生じる電界を緩和でき、素子10の信頼性を向上できる。
【0078】
したがって、本発明の第2の実施形態のMEMSデバイスによれば、上述の第1の実施形態と同様に、MEMS素子(MEMS可変容量素子)の信頼性を向上できると共に、MIM素子(MIM容量素子)の特性を向上できる。
【0079】
(b) 製造方法
以下、図5を用いて、本発明の第2の実施形態に係るMEMSデバイスの製造方法について、説明する。ここでは、第1の実施形態で述べたMEMSデバイスの製造工程と同じ工程については詳細な説明を省略し、主に、第1の実施形態に係るMEMSデバイスの製造方法との相違点について述べる。図5は、図1のA−A’線に対応する断面図である。
【0080】
はじめに、図3Aに示す製造工程と同様に、基板1上に、MEMS可変容量素子の下部信号電極20、アクチュエータの下部駆動電極37、MIM容量素子の下部電極52及び配線39,51が、それぞれ形成される。
【0081】
次に、図5に示されるように、電極12,37,52及び配線39,51上に、絶縁体20,21,22が形成される。そして、絶縁体22内に開口部Pが形成されるのと同時に、電極52上及び配線51上の絶縁体が、例えば、フォトリソグラフィー技術及びエッチング技術によって、MIM形成領域50内から除去される。尚、MIM形成領域50内において、配線51上の絶縁体は、除去せずともよい。
【0082】
そして、ダミー層42が、基板1上に堆積される。それから、ダミー層42は、フォトリソグラフィー技術及びエッチング技術によって、MIM形成領域50内から選択的に除去される。ダミー層42はMEMS形成領域10及びアクチュエータ形成領域30A,30B内に、残存される。
このように、MIM形成領域50内において、電極52及び配線51の表面は露出する。また、MEMS形成領域10及びアクチュエータ形成領域30A,30B内において、導電層12,37,39上の絶縁体20,21,22は、ダミー層42によって、覆われる。
【0083】
続いて、絶縁体65,66が、例えば、CVD法などの膜堆積技術によって、露出した電極52及び配線51上にそれぞれ堆積される。この際、カバー層42上にも、絶縁体が、堆積される。
絶縁体65は、絶縁体20より誘電率が高い材料が用いられ、例えば、酸化ハフニウム、酸化アルミニウムなどの高誘電体材料である。但し、絶縁体65に用いられる材料は、絶縁体20に用いられる材料よりも誘電率が高ければ、酸化シリコンや窒化シリコン、酸窒化シリコンでもよい。絶縁体65の厚さt3は、例えば、絶縁体20の厚さt1よりも薄く形成される。尚、電極52にアルミニウムが用いられている場合には、電極52表面に酸化処理を施して、酸化アルミニウムからなる絶縁体65を形成してもよい。
この後、MEMS形成領域10内及びアクチュエータ形成領域30A,30B内において、カバー層42及びカバー層上の絶縁体がそれぞれ除去される。
【0084】
そして、例えば、図3Bに示された工程と同様に、犠牲層41が、MEMS形成領域10内、アクチュエータ形成領域30A,30B内及びMIM形成領域50内に、堆積される。堆積された犠牲層41に、開口部Q1,Q2が、形成される。開口部Q1は、アンカー/コンタクト形成領域において、配線51の表面が露出するように形成される。尚、本実施形態において、開口部Q1及び開口部Q2は同時に形成せずともよい。
そして、開口部Q1を経由して、露出した配線39,51表面から、自然酸化膜などが除去される。
また、MIM形成領域50内において、開口部Q2によって、下部電極52上の絶縁体65上面が露出する。図3Cに示す工程と同様に、開口部Q2を経由して、絶縁体65にエッチングを施し、絶縁体65の厚さを薄くしてもよい。
【0085】
それから、図3Dに示す工程と同様に、MEMS可変容量の上部信号電極、アクチュエータの上部駆動電極及びMIM可変容量の上部電極が同時に形成される。この後、図4に示されるように、犠牲層が除去される。以上の工程によって、本実施形態に係るMEMSデバイスが、完成する。
【0086】
尚、図5に示される工程と反対の順序で、異なる材料からなる2つの絶縁体20,65が形成されてもよい。すなわち、MIM容量素子を構成する絶縁体65が電極20,52上に形成された後、その絶縁体65がMEMS形成領域から選択的に除去される。そして、絶縁体65とは異なる材料の絶縁体20が、MEMS形成領域10内の電極20上に形成されてもよい。この場合においても、図4に示されるMEMSデバイスが作製される。
【0087】
以上のように、第2の実施形態に係るMEMSデバイスの製造方法においては、MIM容量素子50を構成する絶縁体65は、MEMS可変容量素子を構成する絶縁体20の誘電率よりも高い材料を用いて、形成される。これによって、本実施形態で述べた製造方法では、静電容量の大きいMIM容量素子50が作製される。一方、MEMS可変容量素子10を構成する絶縁体20は、電極間に生じる電界を緩和できる厚さが確保されるように形成される。それゆえ、本実施形態で述べた製造方法では、信頼性の高いMEMS可変容量素子10を作製できる。
【0088】
したがって、本発明の第2の実施形態に係るMEMSデバイスの製造方法によれば、第1の実施形態に係るMEMSデバイスの製造方法と同様に、MEMS素子(MEMS可変容量素子)の信頼性の向上とMIM素子(MIM容量素子)の特性の向上を両立するMEMSデバイスを、提供できる。
【0089】
(3) 第3の実施形態
図6及び図7を参照して、本発明の第3の実施形態に係るMEMSデバイス及びその製造方法ついて、説明する。尚、第1及び第2の実施形態と同じ構成要素については、同じ符号を付し、その詳細については必要に応じて説明する。
【0090】
(a) 構造
以下、図6を用いて、本発明の第2の実施形態に係るMEMSデバイスの構造について、説明する。ここでは、第1の実施形態に係るMEMSデバイスとの相違点について主に述べる。図6は、図1のA−A’線に対応する断面図である。
【0091】
図6に示されるように、本実施形態に係るMEMSデバイスにおいて、MEMS可変容量素子10を構成する絶縁体80は、2つの絶縁膜70a,71aが積層された構造を有する。積層構造の絶縁体80は、厚さt4を有する。
【0092】
MIM容量素子50を構成する絶縁体85において、1つの絶縁膜70dのみが下部電極52と上部電極54との間に設けられている。
【0093】
アクチュエータ30A,30Bを構成する絶縁体81は、例えば、MEMS可変容量素子10と同様に、2つの絶縁膜70b,71bが積層された構造を有する。
また、配線39,51上に、絶縁体82,86がそれぞれ設けられている。配線39,51を覆う絶縁体82,86は、下部信号電極12を覆う絶縁体80と同様に、2つの絶縁膜70c,71c,70e,71eが積層された構造をそれぞれ有している。積層構造の絶縁体82,86の厚さは、例えば、積層構造の絶縁体80の厚さt4と同じである。
【0094】
絶縁膜70a〜70eは、例えば、高誘電体材料が用いられる。絶縁膜71a〜71eは、例えば、酸化シリコンや窒化シリコンが用いられる。
【0095】
図6に示すように、MEMS可変容量素子10において、絶縁体80は積層構造を有し、その結果として、積層構造を有する絶縁体80の厚さt4は厚くなる。一方、MIM容量素子50において、2つの電極53,54間に介在する絶縁体85は単層構造であり、その厚さt5は、絶縁体80の厚さt4より薄くなる。
【0096】
それゆえ、第1の実施形態と同様に、MEMS可変容量素子10において、絶縁体80によって、MEMSデバイスの駆動時に、MEMS可変容量素子10の2つの電極12,16間に生じる電界強度が緩和される。また、MIM容量素子50において、その静電容量は大きくなる。
【0097】
尚、図6において、絶縁体80を構成している絶縁膜70a,71aの数は2つ、絶縁体85を構成している絶縁膜の数は1つであるが、絶縁体80を構成している絶縁膜の数が、2つの電極53,54間に挟まれた絶縁体85を構成している絶縁膜の数より多ければよく、図6に示される絶縁膜の数に限定されない。換言すると、MIM容量素子を構成する絶縁体85の積層数は、MIM可変容量素子の構成する絶縁体の積層数より少なければ、積層構造を有してもよい。
【0098】
以上のように、本発明の第3の実施形態のMEMSデバイスによれば、第1及び第2の実施形態と同様に、MEMS素子(MEMS可変容量素子)の信頼性を向上できると共に、MIM素子(MIM容量素子)の特性を向上できる。
【0099】
(b) 製造方法
以下、図7を用いて、本発明の第3の実施形態に係るMEMSデバイスの製造方法について、説明する。ここでは、第1及び第2の実施形態に係るMEMSデバイスの製造方法との相違点について、主に述べる。
【0100】
図7に示されるように、図3Aに示される工程と同様に、基板1上に、MEMS可変容量素子の下部信号電極20、アクチュエータの下部駆動電極37、MIM容量素子の下部電極52及び配線39,51が、それぞれ形成される。
【0101】
次に、形成された下部電極20,37,52及び配線39,51上に、絶縁体がそれぞれ形成される。本実施形態においては、複数の絶縁膜70a〜70e,71a〜71eが、例えば、膜堆積技術を用いて、電極20,37,52及び配線39,51上に積層される。これによって、電極20,37,52上に、積層構造の絶縁体が形成される。
尚、図7において、2つの絶縁膜70a〜70e,71a〜71eが、電極20,52上に積層されているが、3つ以上の絶縁膜が電極上に積層されてもよいのはもちろんである。
【0102】
この後、積層構造の絶縁体が形成された後、配線39,51上の絶縁体70c,71c,70e,71eに開口部Pが形成される。
【0103】
続いて、図3Bに示される工程と同様に、犠牲層41が、基板1上、下部電極20,37,52及び配線39,51上に、形成される。そして、アンカー/コンタクト形成領域において、犠牲層41内に、開口部Q1が形成される。開口部Q1が形成されるのと同時に、開口部Q2が、犠牲層41内に形成される。これによって、図7に示されるように、MIM形成領域50内において、下部電極52の絶縁膜71dの上面が、露出する。また、開口部Q1が形成されることによって、アンカー/コンタクト形成領域内の配線層39,51の上面が露出する。
【0104】
この後、露出した絶縁膜71dが、物理的エッチングやウェットエッチングによって、除去される。これによって、図6に示されるように、MIM形成領域50内において、MIM容量素子50の絶縁体85を構成する絶縁膜の数は、MEMS可変容量素子10の絶縁体80を構成する絶縁膜70a,71aの数よりも少なくされる。
【0105】
MIM容量素子の絶縁体85を構成する絶縁膜の一部が除去された後、図3Dに示す工程と同様に、MEMS可変容量素子の上部信号電極、アクチュエータの上部駆動電極及びMIM可変容量の上部電極が同時に形成される。この後、犠牲層が除去され、図6に示されるように、MEMS可変容量素子10、アクチュエータ30A,30B及びMIM容量素子50が形成される。図6に示されるように、MEMS可変容量素子10の絶縁体80は2つの絶縁膜70a,71aから構成されるのに対して、MIM容量素子50の絶縁体85は、2つの電極52,54間に1つの絶縁膜70dが挟まれた構造を有している。
以上の工程によって、本実施形態に係るMEMSデバイスが、完成する。
【0106】
尚、図6に示される例では、MIM容量素子50の絶縁体75aは1つの絶縁膜から構成され、MEMS可変容量素子10の絶縁体80は2つの絶縁膜70a,71aから構成されているが、MEMS可変容量素子10の絶縁体80を構成する絶縁膜の数が、MIM容量素子50の絶縁体85を構成する絶縁膜の数よりも多ければ、この数に限定されない。
【0107】
このように、本発明の第3の実施形態にMEMSデバイスの製造方法によれば、積層構造の絶縁体80を有するMEMS可変容量素子10が形成される。一方、MIM容量素子50を構成する絶縁体85は、MEMS可変容量素子の積層構造の絶縁体80より少ない積層数で形成される。図6に示される例では、MIM容量素子50を構成する絶縁体85は単層構造であり、1つの絶縁膜70dが下部電極52と上部電極54との間に挟まれている。
【0108】
これによって、MIM容量素子50を構成する絶縁体85の厚さt5は、MEMS可変容量素子10を構成する多層構造の絶縁体80の厚さt4よりも薄くなる。それゆえ、本実施形態で述べた製造方法では、MEMS可変容量素子10の絶縁体と同じ構成の絶縁体がMIM容量素子50に用いられた場合に比較して、静電容量の大きいMIM容量素子50を作製できる。
一方、MEMS可変容量素子10を構成する絶縁体80は、複数の絶縁膜70a,71bが積層されることによって、MEMSデバイスの駆動時に、MEMS可変容量素子10の2つの電極12,16間に生じる電界を緩和できる厚さが確保される。それゆえ、本実施形態で述べた製造方法では、信頼性の高いMEMS可変容量素子を作製できる。
【0109】
したがって、本発明の第3の実施形態に係るMEMSデバイスの製造方法によれば、第1及び第2の実施形態に係るMEMSデバイスの製造方法と同様に、MEMS素子(MEMS可変容量素子)の信頼性の向上とMIM素子(MIM容量素子)の特性の向上を両立するMEMSデバイスを、提供できる。
【0110】
[適用例]
図8を参照して、本発明の第1乃至第3の実施形態の適用例について述べる。
【0111】
図8の(a)において、本発明の実施形態で述べたMEMSデバイスが、RF(高周波)回路に適用された例を示している。図8の(a)に示されるRF回路において、MEMS可変容量素子10は、RF発振部に用いられ、MIM容量素子50は、ブロッキングキャパシタに用いられている。
【0112】
MEMS可変容量素子10に対して、例えば、抵抗素子90及び電源92が、並列に接続されている。抵抗素子90と電源92とは、直列に接続されている。電源95は、例えば、直流電源であって、MEMS可変容量素子10にバイアス電圧を供給する。
MIM容量素子50は、MEMS可変容量素子10の一端と出力端子95との間に、直列に接続されている。図8(a)に示されるRF回路において、MIM容量素子50は、ブロッキングキャパシタとして、直流成分が端子95へ出力されるのを遮断する。
【0113】
図8(a)に示されるように、MEMS可変容量10は、例えば、10V〜20V程度の直流電源92によって駆動される。そのため、直流電源92に起因する直流成分が外部に出力されないように、十分な大きさの静電容量を有するブロッキングキャパシタが、RF回路としてのMEMSデバイスに必要になる。
本発明の実施形態で述べたMEMSデバイスを適用したRF回路では、MIM容量素子50に用いられる絶縁体の厚さが、MEMS可変容量素子10に用いられる絶縁体の厚さよりも薄くされることによって、MIM容量素子の静電容量が大きくされている。これによって、本実施形態のMIM容量素子50は、直流電源92の直流成分を十分に遮断するブロッキングキャパシタを実現する。
また、本発明の実施形態において、MEMS可変容量素子10を構成する絶縁体の厚さは、MIM容量素子50を構成する絶縁体の厚さよりも厚い。そのため、RF回路のRF発振時において、MEMS可変容量素子10を構成する2つの電極間に生じる電界の分布を緩和できる。したがって、本実施形態のMEMSデバイス適用したRF回路によれば、電界に起因するノイズの発生を低減でき、MEMS可変容量素子10の信頼性を向上できる。MEMS可変容量素子10の信頼性が向上するので、それを適用したRF回路(MEMSデバイス)の信頼性が向上するのはもちろんである。
【0114】
また、実施形態で述べたように、MEMS可変容量素子10は、静電型アクチュエータ30A,30Bによって駆動される。
図8の(b)に示されるように、静電型アクチュエータ30A,30Bの駆動電圧Voutは、昇圧回路97から供給される。昇圧回路97は、供給電圧Vdd(例えば、3V)を昇圧して、アクチュエータ30A,30Bの駆動電圧Vout(例えば、10〜20V程度)を生成する。
【0115】
昇圧回路97は、複数のMIM容量素子501〜50nを含んでいる。昇圧回路97内において、複数のMIM容量素子501〜50nは、スイッチ(図示せず)を経由して複数段に接続されている。MIM容量素子501〜50n間の接続関係は、スイッチのオン/オフによって、並列接続から直列接続に、又は、直列接続から並列接続に、切り替えられる。MIM容量素子501〜50nの接続関係が容量素子の充電と放電とで切り替えられることによって、供給電位Vddが駆動電位Voutに昇圧される。
【0116】
供給電位Vddが所定の駆動電位Voutまで昇圧するために、複数の段数が必要になり、MIM容量素子501〜50nの個数は多くなる。各MIM容量素子501〜50nの静電容量CMIMが大きくすることで、昇圧回路97の昇圧率を大きくすることができる。
【0117】
MIM容量素子501〜50nの2つの電極間の対向面積を大きくして、所定の昇圧率が得られる静電容量CMIMを確保する場合、MIM容量素子501〜50nの面積は大きくなる。この場合、昇圧回路97のように複数の容量素子501〜50nから構成される回路において、その回路のチップ内の占有面積は、大きくなってしまう。MEMSデバイスが設けられるチップのサイズは、MEMSデバイスより下層に設けられた半導体集積回路の回路規模に依存するため、MIM容量素子501〜50nを用いた回路の規模に起因して、MEMS可変容量素子10の個数やMEMS可変容量素子10の大きさ、配線レイアウトなどに対して制約が生じる。それゆえ、MIM容量素子501〜50nの電極間の対向面積を大きくして、昇圧率を確保する場合には、MEMSデバイスの設計の自由度が低下する可能性がある。
【0118】
これに対して、本発明の実施形態で述べたMIM容量素子501〜50nでは、MIM容量素子50の2つの電極間に介在する絶縁体の厚さを、MEMS可変容量素子10を構成する絶縁体の厚さよりも薄くすることで、MIM容量素子501〜50nの静電容量CMIMを大きくする。そのため、容量素子501〜50nの面積を大きくすること無しに、MIM容量素子501〜50nを用いた回路、例えば、昇圧回路97の占有面積を小さくできる。
【0119】
この結果として、MIM容量素子501〜50nを用いた回路の占有面積が、MEMSデバイスの設計に大きな制約を与えることはなく、本発明の実施形態においては、MEMSデバイスの設計自由度は低下しない。
【0120】
また、本発明の実施形態におけるMEMSデバイスにおいて、MEMS可変容量素子10とMIM容量素子は絶縁体の構成が異なっているが、共通のプロセスを用いて、同時に形成される。それゆえ、MEMSデバイスの製造工程が増大することはない。
【0121】
以上のように、MEMS素子とMIM素子が共通の工程によって形成されるMEMSデバイスにおいて、本発明の実施形態に係るMEMSデバイスによれば、MEMS素子(MEMS可変容量素子)の信頼性を向上できると共に、MIM素子(MIM容量素子)の特性を向上できる。また、本実施形態のMEMSデバイスでは、MEMSデバイスの設計自由度の向上に貢献できる。
【0122】
尚、本実施形態で述べたMIM容量素子50は、ブロッキングキャパシタや昇圧回路に限らず、MEMSデバイスに含まれる他の構成要素に用いられてもよいのは、もちろんである。
【0123】
[その他]
本発明の実施形態のMEMSデバイスにおいては、MEMS可変容量素子の両側に、両持ち構造(ブリッジ構造)のアクチュエータを設けるMEMSデバイスを例に挙げている。但し、本発明の実施形態はそれに限定されず、MEMS素子(例えば、MEMS可変容量素子)とMIM素子(例えば、容量素子)とを有するMEMSデバイスであって、MIM素子を構成する絶縁体の膜厚が、MEMS素子を構成する絶縁体の膜厚よりも薄くなっていれば、MEMS素子及びアクチュエータの構造は、片持ち構造(カンチレバー構造)であってもよい。尚、MIM素子の絶縁体の誘電率がMEMS素子の絶縁体の誘電率よりも高い場合、MEMS素子及びMIM素子の絶縁体が積層構造を有する場合においても、同様である。
【0124】
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【符号の説明】
【0125】
1:基板、10:MEMS容量素子(可動構造)、12:下部信号電極(第1の下部電極)、16:上部信号電極(第1の上部電極),20,80:絶縁体(第1の絶縁体)、30A,30B:アクチュエータ、33,37:駆動電極、50:MIM容量素子、52:下部電極(第2の下部電極)、54:上部電極(第2の上部電極)、25,65,85:絶縁体(第2の絶縁体)、19A,19B,35,53:アンカー(コンタクト)。
【特許請求の範囲】
【請求項1】
基板上に設けられる第1の下部電極と、前記第1の下部電極上に設けられ、第1の厚さを有する第1の絶縁体と、前記第1の下部電極上方にアンカーによって中空に支持される可動な第1の上部電極と、を有するMEMS素子と、
前記基板上に設けられる第2の下部電極と、前記第2の下部電極上に設けられ、第2の厚さを有する第2の絶縁体と、前記第2の絶縁体上に設けられる第2の上部電極と、を有する容量素子と、を具備し、
前記第2の厚さは、前記第1の厚さよりも薄いことを特徴とするMEMSデバイス。
【請求項2】
前記第2の絶縁体の誘電率は、前記第1の絶縁体の誘電率よりも高いことを特徴とする請求項1に記載のMEMSデバイス。
【請求項3】
前記第1及び第2の絶縁体は、単層膜若しくは積層膜から構成され、前記第1の絶縁体を構成する絶縁膜の数は、前記第2の絶縁体を構成する絶縁膜の数よりも多いことを特徴とする請求項1又は2に記載のMEMSデバイス。
【請求項4】
基板上に、MEMS素子の第1の下部電極と容量素子の第2の下部電極とを形成する工程と、
前記第1及び第2の下部電極上に、第1の厚さを有する第1の絶縁体を形成する工程と、
前記第1の絶縁体上に、犠牲層を形成する工程と、
アンカーを形成する領域の犠牲層内に第1の開口部を形成するのと同時に、前記第2の下部電極上の前記第1の絶縁体が露出するように、第2の開口部を前記犠牲層内に形成する工程と、
前記第2の開口部を介して、露出した前記第1の絶縁膜にエッチングを施して、前記第2の下部電極上に、前記第1の厚さよりも薄い第2の厚さを有する第2の絶縁体を形成する工程と、
前記犠牲層上及び前記第2の絶縁体上に、導電層を形成する工程と、
前記導電層を加工した後、前記犠牲層を除去して、前記第1の下部電極上方にアンカーによって中空に支持される可動な前記MEMS素子の第1の上部電極と、前記第2の絶縁膜体上に前記容量素子の第2の上部電極とを形成する工程と、
を具備することを特徴とするMEMSデバイスの製造方法。
【請求項5】
前記第1及び第2の下部電極に前記第1の絶縁体を形成するのと同時に、前記基板上の配線上に第1の絶縁体を形成する工程と、
前記犠牲層を形成する前に、前記配線上に形成された前記第1の絶縁体を除去する工程と、
前記第1の開口部を前記犠牲層内に形成することによって、前記配線の表面を露出させる工程と、
前記第2の絶縁体を形成するのと同一工程において、前記第1の開口部を介して、露出した前記配線の表面から不純物を除去する工程と、
をさらに具備することを特徴とする請求項4に記載のMEMSデバイスの製造方法。
【請求項1】
基板上に設けられる第1の下部電極と、前記第1の下部電極上に設けられ、第1の厚さを有する第1の絶縁体と、前記第1の下部電極上方にアンカーによって中空に支持される可動な第1の上部電極と、を有するMEMS素子と、
前記基板上に設けられる第2の下部電極と、前記第2の下部電極上に設けられ、第2の厚さを有する第2の絶縁体と、前記第2の絶縁体上に設けられる第2の上部電極と、を有する容量素子と、を具備し、
前記第2の厚さは、前記第1の厚さよりも薄いことを特徴とするMEMSデバイス。
【請求項2】
前記第2の絶縁体の誘電率は、前記第1の絶縁体の誘電率よりも高いことを特徴とする請求項1に記載のMEMSデバイス。
【請求項3】
前記第1及び第2の絶縁体は、単層膜若しくは積層膜から構成され、前記第1の絶縁体を構成する絶縁膜の数は、前記第2の絶縁体を構成する絶縁膜の数よりも多いことを特徴とする請求項1又は2に記載のMEMSデバイス。
【請求項4】
基板上に、MEMS素子の第1の下部電極と容量素子の第2の下部電極とを形成する工程と、
前記第1及び第2の下部電極上に、第1の厚さを有する第1の絶縁体を形成する工程と、
前記第1の絶縁体上に、犠牲層を形成する工程と、
アンカーを形成する領域の犠牲層内に第1の開口部を形成するのと同時に、前記第2の下部電極上の前記第1の絶縁体が露出するように、第2の開口部を前記犠牲層内に形成する工程と、
前記第2の開口部を介して、露出した前記第1の絶縁膜にエッチングを施して、前記第2の下部電極上に、前記第1の厚さよりも薄い第2の厚さを有する第2の絶縁体を形成する工程と、
前記犠牲層上及び前記第2の絶縁体上に、導電層を形成する工程と、
前記導電層を加工した後、前記犠牲層を除去して、前記第1の下部電極上方にアンカーによって中空に支持される可動な前記MEMS素子の第1の上部電極と、前記第2の絶縁膜体上に前記容量素子の第2の上部電極とを形成する工程と、
を具備することを特徴とするMEMSデバイスの製造方法。
【請求項5】
前記第1及び第2の下部電極に前記第1の絶縁体を形成するのと同時に、前記基板上の配線上に第1の絶縁体を形成する工程と、
前記犠牲層を形成する前に、前記配線上に形成された前記第1の絶縁体を除去する工程と、
前記第1の開口部を前記犠牲層内に形成することによって、前記配線の表面を露出させる工程と、
前記第2の絶縁体を形成するのと同一工程において、前記第1の開口部を介して、露出した前記配線の表面から不純物を除去する工程と、
をさらに具備することを特徴とする請求項4に記載のMEMSデバイスの製造方法。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5】
【図6】
【図7】
【図8】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5】
【図6】
【図7】
【図8】
【公開番号】特開2011−9446(P2011−9446A)
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願番号】特願2009−151246(P2009−151246)
【出願日】平成21年6月25日(2009.6.25)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願日】平成21年6月25日(2009.6.25)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]