説明

PPTC層間に能動素子を備える表面実装多層電気回路保護デバイス

【課題】表面実装可能な電気回路保護デバイスを提供する。
【解決手段】表面実装可能な電気回路保護デバイス(10)は第1のポリマー正温度係数(PPTC)抵抗要素(16)、第2のPPTC抵抗要素(18)、および第1および第2のPPTC要素の間に熱的に接触して配置されたプレーナツェナーダイオードチップなどの少なくとも1つの発熱電気部品(20)を規定する層を含み、これにより、閾値より大きい電流が部品に流れて部品を加熱し、この熱がPPTC抵抗要素に伝導されて、第1または第2のPPTC要素の少なくとも1つ、好ましくは双方が高抵抗状態にトリップするようになっている。エッジに形成された一連のターミナル電極(22、24、26)により、第1および第2のPPTC要素および電気部品をプリント回路基板などの電気回路基板に表面実装接続することが可能になる。また、このデバイスを製造する方法も開示される。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表面実装技術に適用されるポリマー正温度係数(polymeric positive temperature coefficient:PPTC)抵抗電気回路保護デバイスに関する。より詳細には、本発明は、少なくとも1つのPPTC要素(element:または素子)と少なくとも1つの発熱半導体要素とを熱伝導特性が改善されるように組み合わせたモノリシック多層パッケージを有する小型表面実装集積部品であって、プリント回路基板構成技術を用いて形成される部品に関する。
【背景技術】
【0002】
PTCデバイスはよく知られている。特に有用なデバイスにはPTC要素が含まれ、PTC要素はPTC導電性ポリマー、即ち有機ポリマーとその中で分散または分布した粒状導電性フィラー(例えばカーボンブラックまたは金属もしくは導電性金属化合物)とを含む組成物から構成される。そのようなデバイスを本明細書中、ポリマーPTCまたはPPTC抵抗器または抵抗デバイスと言うものとする。その他のPTC材料、例えばドープしたセラミックも知られているが、特にこれらは作動しない休止抵抗率がより高いため、PTC導電性ポリマー程には概して有用ではない。
【0003】
用語「PTC」は本明細書にて使用する場合、少なくとも2.5のR14値および/または少なくとも10のR100値を有する組成物物質を意味するものとして用い、この組成物は少なくとも6のR30値を有すべきことが好ましい。ここで、R14は14℃の範囲の最後と最初における抵抗率の比であり、R100は100℃の範囲の最後と最初における抵抗率の比であり、R30は30℃の範囲の最後と最初における抵抗率の比である。一般的に、本発明のデバイスに使用する組成物は、その最小値よりはるかに大きい抵抗率増加を示す。
【0004】
PTC抵抗デバイスは多数の様々な方法で使用することができ、特に回路保護の用途に有用であり、この用途では過剰な電流および/または温度から電気部品を保護するために離れた状態でリセッタブルなヒューズとして機能する。このようにして保護され得る部品には、モーター、バッテリー、バッテリー充電器、拡声器、自動車のワイヤリングハーネス、電気通信機器および回路、ならびにその他の電気および電子部品、回路およびデバイスが含まれる。PPTC抵抗要素、部品およびデバイスをこのように使用することは、ここ数年で急速に成長し、増大し続けている。
【0005】
適切な導電性ポリマー組成物および要素ならびにこれらの製造方法は、例えば米国特許第4,237,441号(van Konynenburgら)、同第4,545,926号(Foutsら)、同第4,724,417号(Auら)、同第4,774,024号(Deepら)、同第4,935,156号(van Konynenburgら)、同第5,049,850号(Evansら)、同第5,250,228号(Baigrieら)、同第5,378,407号(Chandlerら)、同第5,451,919号(Chuら)、同第5,701,285号(Chandlerら)、同第5,747,147号(Wartenbergら)、および同第6,130,597号(Tothら)に開示されており、これらの開示内容は参照することにより本明細書に組み込まれる。
【発明の概要】
【発明が解決しようとする課題】
【0006】
PPTC抵抗器デバイスまたは要素を電子部品と保護的に電気接続して、および熱的に接触させて設けることが知られており、この電子部品は、例えばツェナーダイオード、金属酸化物半導体電界効果トランジスタ(MOSFET)および電圧/電流調整器を形成するより複雑な集積回路である。このことは本出願人に譲渡された米国特許第6,518,731号(Thomasら)(特に図45〜47)に示された教示および開示内容などに示され、この開示内容は参照することにより本明細書に組み込まれる。また、例えば米国特許第3,708,720号(Whitneyら)および米国特許第6,700,766号(Sato)も参照のこと。これら例示した特許は、半導体チップなどの発熱要素がPPTCキャリア構造により提供される1つ以上のコンタクトパッドを介してプリント回路基板に接続されている、低コストプリント回路基板製造技術を用いて作製した集積化され表面実装された部品を十分に示していない。
【0007】
PPTC抵抗要素を含む回路要素はプリント回路基板(PCB)構成技術により形成されてきた。このような従来の手法では、PPTCプラックが材料層として機能し、他のディスクリート受動または能動電気部品の外部実装用の回路層を形成するために、PCBラミネーションプロセスおよび材料を用いるラミネーションによってPCB構成体に組み込まれる。PPTC−PCB層状構成体を含む回路保護デバイスの例には、米国特許第6,300,859号(Myongら)および同第6,392,528号(Myong)が含まれ、これらの開示内容は参照することにより本明細書に組み込まれる。
【0008】
受動電気部品はPPTC−PCB構成体における埋込層とされることがある。このような埋込層は抵抗器、コンデンサ、およびインダクタ要素であり得る。メッキビアにより(スルーホール、ブラインド、ベリード、アイソレート(または分離)された状態などのいずれであろうと)、層から層への適切な電気接続を実現できる。
【0009】
多層PPTC抵抗デバイスを提供することが知られている。多層デバイスを提供する1つの理由は、デバイスの「フットプリント」を増大させることなく、PPTCプラックと電流が通過する電極層との間の接触表面積を増大させることによって、抵抗デバイス内での電流処理性能を高めることにある。このデバイスは、米国特許第6,236,302号(Barrettら)により示唆されるように、複数の導電層を集積化構成体として有し得る。あるいはこのデバイスは、米国特許出願公開第2002/0125982(Swensenら)により示唆されるように、個々に形成したPPTC抵抗要素をスタックすることによって形成され得る。
【0010】
多層表面実装PPTC抵抗器の組立方法およびこれより得られる電気部品は、本出願人に譲渡された米国特許第6,640,420号(Hethertonら)に記載されている。特に、図16〜19は、熱的に接触して直列配置で電気接続された2つの電気要素を有する3端子表面実装複合デバイスを図示する。関連する米国特許出願公開第2002/0162214A1(Hethertonら)には、1つ以上の半導体デバイスなどの追加の要素を受容および接続するための上面コンタクトパッドを有するスタックしたPPTC表面実装デバイスが含まれる。この特許および出願公開公報の開示内容は参照することにより本明細書に組み込まれる。
【0011】
更に、米国特許第6,489,879号(Singhら)により、加熱要素を形成する半導体ダイをPPTCリードフレームに、熱伝導性エポキシを用いて結合することが提案されている。しかしながら、これにより得られるアセンブリは複雑な構造の多端子リードキャリア構造を含み、またこれを必要とし、該構造は低コストプリント回路基板製造技術により形成されるものではない。また、完成したデバイスをプリント回路基板に一旦表面実装すると、半導体デバイスの内部の端子(またはコンタクト)リードがその下方に位置するプリント回路基板に完全に接続されているかを目視で検査することはできないであろう。
【0012】
PPTCプラックおよび層状構成体を使用することとは別に、米国特許第5,994,167号(Taiら)により示唆されるように、表面実装可能なダイオード部品を実現するために、2つのプリント回路基板層の間に半導体ダイオードを挟持することが提案されている。しかしながら、これに開示される配置では、本発明が解決する熱−電気問題のいずれについても対処または解消できない。
【0013】
少なくとも1つのPPTC要素を含む加熱要素キャリアと、半導体ダイなどの少なくとも1つの発熱電気要素とを、熱伝導特性を改善するようにして組み合わせたモノリシックプレーナパッケージを有する小型表面実装集積化部品であって、低コストプリント回路基板構成技術を用いて加熱要素キャリアを形成できるような部品に対するこれまで未解決の要請が依然として存在する。
【課題を解決するための手段】
【0014】
本発明の一般的な目的は、少なくとも1つのPPTC抵抗器を含む表面実装可能な(または表面実装型の)層状電気回路保護デバイスを、PPTC抵抗器の発熱電気部品(半導体デバイスなど)との熱的な接触を改良し、従来技術の制約および難点を克服するようにして提供することにある。
【0015】
本発明のもう1つの一般的な目的は、電気部品およびPPTC抵抗器の反対に面した(または対向する)平面状(またはプレーナな)主要面の間にて金属結合を用いることにより、PPTC抵抗器と発熱電気部品(半導体デバイスなど)との間の熱伝導を改良することにある。
【0016】
本発明の更にもう1つの一般的な目的は、加熱要素(半導体ダイなど)を搭載および電気接続するための加熱要素キャリアであって、PPTC抵抗器材料の少なくとも1つの層を含み、およびプリント回路基板製造技術によって形成された加熱要素キャリアを、従来技術の制約および難点を克服するようにして提供することにある。
【0017】
本発明の関連する目的は、発熱回路要素との熱的接触が最大限になるようにしてパッケージ内に形成された複数のPPTC抵抗要素を含む表面実装可能な層状電気回路保護デバイスを提供することにある。発熱回路要素は、プレーナ半導体チップを含む電気的に能動的な要素(または能動素子)、例えば電圧制限ダイオードもしくは他の電圧制限構造体(例えばツェナーダイオード)またはトランジスタなどであり、あるいは電気的に受動的な要素(または受動素子)、例えばプレーナ抵抗器、バリスタ、コンデンサまたはインダクタなどである。
【0018】
本発明の更にもう1つの目的は、少なくとも1つのPPTC抵抗器層を含み、PPTC抵抗器層へ熱的に直に連結した発熱要素を搭載および電気接続するための表面実装可能な電気回路保護デバイスキャリアをプリント回路基板組立技術を用いて作製する改良された方法を、従来技術の制約および難点を克服するようにして提供することにある。
【0019】
本発明の1つの要旨によれば、表面実装可能な電気回路保護デバイスは、第1および第2主要面(major surface)を有する第1ポリマー正温度係数(「PPTC」)抵抗器を形成する中央(または真ん中の)平面層を含む略箱形の発熱要素キャリア(または搭載部)を含んで成る。第1電極層が第1主要面上に形成され、および第1PPTC抵抗器の第1主要面と密接に電気接触する。第2電極層が第2主要面上に形成され、およびこれと密接に電気接触する。要素キャリアは少なくとも1つの発熱電気要素を受容するスペースまたは領域を規定する。発熱電気要素は、例えばダイオード、例えばツェナーダイオードなどの電圧制限ダイオード、または他の電圧制限構造体を含む半導体チップなどである。プリント回路基板などの電気回路基板へのデバイスの表面実装および電気接続を可能にするため、少なくとも第1、第2および第3ターミナル電極領域がデバイスの1つ以上のエッジ(または周縁)壁に沿って形成される。発熱電気要素は、第1電極層の一部を含む要素キャリアスペース内で金属層パスに直接結合される第1金属化コンタクトフェース(または接触面)を有する。発熱電気要素の第2金属化コンタクトフェースは、金属層または相互接続ストラップなどの電気相互接続構造体により第3ターミナル電極領域に接続され、よって、デバイスを含む電気回路において発熱電気要素を流れる閾値より大きい電流により熱を生じ、この熱が第1PPTC抵抗器へ直接的に伝導されて、高抵抗の回路保護状態へのトリップを支援する(例えば促進する)ようになっている。
【0020】
本発明の第2の要旨によれば、表面実装可能な層状電気回路保護デバイスは以下を含む:
(a)第1および第2主要面と、第1主要面上に形成されてこれと密接に電気接触する第1電極と、第2主要面上に形成されてこれと密接に電気接触する第2電極とを有する第1PPTC抵抗要素;
(b)第1PPTC抵抗要素の第1および第2電極の一方と直接に(例えば金属化コンタクトを通じて)熱的に接触する主要面を有する少なくとも1つの発熱電気部品(プレーナツェナーダイオードチップなど)であって、電気部品を流れる閾値より大きい電流により電気部品が加熱され、この熱が直接的に速やかに伝導されて第1PPTC抵抗要素を高抵抗状態にトリップさせるようになっている発熱電気部品;および
(c)電気回路基板(プリント回路基板など)への第1PPTC抵抗要素および電気部品の表面実装接続を可能にするための、デバイスの主要エッジに沿って形成された少なくとも3つのターミナル電極。
【0021】
本発明の関連する要旨として、電気部品は第1PPTC要素と第2PPTC抵抗要素との間に挟持され、および少なくとも3つのターミナル電極のうちの所定のペアが第1PPTC要素および第2PPTC要素を並列回路配置で電気接続する。
【0022】
本発明のもう1つの要旨として、表面実装可能な電気回路保護デバイスを製造する方法が提供される。この方法は以下の工程を含む:
(a)所定の電気特性ならびに第1および第2主要面を含む物理的寸法を有する実質的に平面状のポリマー正温度係数抵抗(「PPTC」)層を形成し、第1電極層を第1主要面上にこれと密接に電気接触させて形成し、および第2電極層を第2主要面上にこれと密接に電気接触させて形成すること;
(b)第1、第2および第3ターミナル電極をデバイスの少なくとも1つの主要エッジ壁に沿って、第1ターミナル電極を第1電極層と電気接続し、第2ターミナル電極を第2電極層と電気接続し、および第3ターミナル電極を第1および第2ターミナル電極から電気的に分離して形成すること;
(c)少なくとも1つの発熱電気要素の第1金属化フェースを、発熱電気要素を受容するように構成された第1電極層の部分に結合させること;および
(d)少なくとも1つの発熱電気要素の第2金属化フェースを第3ターミナル電極に相互接続構造体により接続すること。
【0023】
本発明の更なる要旨として、表面実装可能な電気回路保護デバイスを製造する方法が提供される。この方法は以下の工程を含む:
(a)所定の電気特性ならびに第1および第2主要面を含む物理的寸法を有する実質的に平面状の第1PPTC要素を形成し、第1電極を第1主要面上にこれと密接に電気接触させて形成し、および第2電極を第2主要面上にこれと密接に電気接触させて形成すること;
(b)少なくとも1つの発熱電気部品の金属化主要面を第1および第2電極の一方に流動可能な金属バインダ(はんだなど)により固定すること;および
(c)少なくとも3つのターミナル電極を含む金属相互接続構造体をデバイスの少なくとも1つの主要エッジに沿って形成することであって、該構造により第1PPTC要素と発熱電気部品とを直列配置で接続し、ターミナル電極により電気回路基板への第1PPTC要素および電気部品の表面実装接続を可能にすること。
【0024】
関連する要旨として、この方法は、
所定の電気特性ならびに第3および第4主要面を含む物理的寸法を有する実質的に平面状の第2PPTC要素を形成し、第3電極を第3主要面上にこれと密接に電気接触させて形成し、および第4電極を第4主要面上にこれと密接に電気接触させて形成すること;および
表面実装可能な電気回路保護デバイスの第1および第2PPTC要素の間に発熱電気部品を挟持すること
を含む。
【0025】
本発明のこれらおよび他の目的、利点、要旨および特徴は添付の図面と共に示す好ましい実施態様についての詳細な説明を考慮することで、より一層十分に理解および認識されるであろう。
【図面の簡単な説明】
【0026】
【図1】本発明を図面により説明し、図1は本発明の第1の好ましい実施態様による典型的な表面実装可能な電気回路保護デバイスの電気回路概略ダイアグラムであり、電源と負荷との間に接続された状態を示すものである。
【図2】図2は図1に電気的に示す第1の好ましい実施態様における表面実装可能な電気回路保護デバイスを構造的に示す上面図である。
【図3】図3は図2における線3−3に沿って見た図2のデバイスの拡大立面断面図である。
【図4】図4は図2における線4−4に沿って見た図2のデバイスの拡大立面断面図である。
【図5】図5は1つの好ましい製造方法を説明する、図2のデバイスを形成する層状要素を示す拡大分解等角図である。
【図6】図6は1つの好ましい製造方法によって完成した図2のデバイスを示す拡大等角図である。
【図7】図7は本発明の第2の好ましい実施態様を含む表面実装回路保護デバイスのPPTCチップキャリアの拡大上面図である。
【図8】図8は図7における点線8−8に沿って見た図7のチップキャリアの拡大立面断面図である。
【図9】図9は図7における点線9−9に沿って見た図7のチップキャリアの拡大立面断面図である。
【図10】図10は本発明の原理により半導体ダイが実装および接続された図7のチップキャリアを含む完成した表面実装電気デバイスの拡大上面図である。
【図11】図11は図10における点線11−11に沿って見た拡大立面断面図である。
【図12】図12は図10における点線12−12に沿って見た拡大立面断面図である。
【発明を実施するための形態】
【0027】
本発明の第1の好ましい実施態様として、図1は表面実装可能な多層集積化電気回路保護デバイス10の簡素化した電気回路概略ダイアグラムを示す。デバイス10は好ましくは少なくとも次の3つの電気ターミナル電極を含む:第1または入力ターミナル電極22、第2または出力ターミナル電極24、および第3または接地帰路ターミナル電極26。ターミナル電極24および26に接続された負荷14に電気エネルギーを供給するように、バッテリーまたは他のエネルギー源などの電源12がターミナル電極22および26に接続される。図1に示すように、デバイス10は、電源12から負荷14に流れる電流を最大電流レベルに制限する2つの並列接続されたPPTC抵抗要素16および18を設け、また、負荷14に印加される出力電圧を最大電圧レベルに制限するツェナーダイオード要素20により、負荷14に対して過電流および過電圧保護を提供する。PPTC抵抗器要素16および18は発熱するツェナーダイオード要素20と密接に熱的に接触しており、よって、要素20にて生じた熱は熱的に結合しているPPTC抵抗器要素に効率的かつ迅速に伝導され、そしてPPTC抵抗器要素が高抵抗の回路保護作動状態にトリップすることを(例えば促進することによって)支援する。
【0028】
デバイス10は最も好ましくは、図2の平面図および図6の等角図に示すように、発熱要素20を一体的に包含および搭載するモノリシック構造の形態を有し、この場合、3つのターミナル電極22、24および26は常套の表面実装方法および配置に従ってプリント回路基板へ直接に表面実装するように配置および適用される。
【0029】
デバイス10は、図2〜6において略矩形で示すが、矩形、正方形、湾曲状、細長いまたは他の所望の形態のいずれかによらず、任意の実際的な形状または形態をとり得る。また、保護デバイス10の図2の上面図は、ターミナル電極を層状構造の別個の主要エッジ壁に形成したものを示すが、ターミナル電極を主要エッジ壁毎に沿って、あるいはより少ないまたは単一の主要エッジ壁に沿って設け得ることは当業者に理解されよう。ターミナル電極を単一のエッジ壁に沿って形成する場合、デバイス10はプリント回路基板に垂直またはエンドアップの実装方向で表面実装し得る。また、3つより多いターミナル電極をデバイス10のエッジ壁(1つまたは複数)に沿って設けてもよい。別のターミナル電極配置の例として、本発明のもう1つの現時点で好ましい実施態様を構成するデバイス200を図7〜12に示す。この態様において、表面実装デバイス200は第1エッジ壁208に沿った1つのターミナル電極202、ならびに第1エッジ壁208と対向する(または反対側の)第2エッジ壁210に沿った2つの離間したターミナル電極204および206を有する。
【0030】
第1の実施態様に戻って、図1に電気的に示し、また図2〜6に構造的に示すように、典型的なデバイス10は一対のPPTC抵抗器層16および18の間に挟持されたプレーナツェナーダイオードチップ20などの発熱電気要素を含む。PPTC抵抗器16および18は並列に電気接続され、また物理的には、中央に位置する要素20により生じた熱を層16および18に伝導してこれを通じて分散させるように配置される。特に、ツェナーダイオードチップ20の下側主要コンタクトフェースは適当にメッキされ、金属剤層46(はんだまたは金属充填接着剤など)を介してPPTC抵抗器18の頂部主要面を覆う箔層48に結合されて、ツェナーダイオードチップ20からその下方に位置するPPTC抵抗器18への熱伝導を促進する。ツェナーダイオード半導体チップ20を一例として図3〜6に示すが、発熱電気要素には幅広く様々である実質的に平面状(またはプレーナ型)の能動電気デバイスおよび要素(例えば集積回路(IC)を形成する能動半導体ダイ、1つまたはそれより多いバイポーラ接合トランジスタおよび/または電界効果トランジスタ、トライアック、サイリスタ、シリコン制御整流器、またはそれらの組合せなど)および受動電気デバイス(例えばプレーナフィルム抵抗器、金属酸化物バリスタ、サーミスタ、プレーナチップコンデンサ、または磁気コアを有するまたは有しない実質的に平面状のインダクタ、またはそれらの組合せなど)が含まれ得ることは当業者に理解されよう。
【0031】
知られているように、各PPTC抵抗器層16、18は通常、抵抗の極めて低いパス(または経路)を電気回路に提供し、この抵抗は具体的なPPTC材料の導電性および電気伝導体と各PPTC抵抗器層の対向(または両側)主要面との間の表面接触面積に依存する。抵抗器16、18においておよび/または能動デバイス20において加熱が特定のレベルに達すると、より高い温度レベルによりPPTC抵抗器層16および18がヒューズまたは回路遮断器に類似した方法で「トリップ」し、そしてこのときターミナル電極22および24の間のパスにおいて極めて高い電気抵抗を示し、これにより、負荷14を電源12から分離し、電源および負荷の双方を、例えばそうでなければ過電圧または過電流状態から生じていたであろうダメージから保護する。抵抗器層16および18がリセット温度まで冷えると、それらは自動的に「リセット」して、抵抗の極めて低いパスをターミナル電極22および24の間に再び提供する。
【0032】
図3〜6に示すように、多層回路保護デバイス10は電気伝導性および電気絶縁性(誘電性)の材料でできた多数の交互になった層およびパターニング(またはパターン形成)された領域を含む。外側誘電性層28を、繊維強化樹脂などの材料で形成し(FR4、図2の上面図に頂部層として示す)、第1PPTC抵抗器層16および箔層32、34を覆って形成し、また、外側誘電性層30(図3および4に示す底部誘電性層)を第2PPTC抵抗器層18および箔層52、54を覆って形成する。
【0033】
第1金属箔層106(図5)(例えば銅または銅/ニッケル)を第1PPTC抵抗器16の外側主要面に形成し、そして抵抗器16の外側主要面とおよびターミナル電極24と密接に電気接触する大きい方のセグメント32と、同じく抵抗器16の外側主要面の小さい領域と接触し、およびターミナル電極22と電気接触する小さい方のセグメント34とにパターニングする。大きい方のセグメント32と小さい方のセグメント34との間にチャンネル35が形成されて、これらを電気的に分離する。
【0034】
第2金属箔層108(例えば銅または銅/ニッケル)をPPTC抵抗器16の内側主要面に形成し、そして抵抗器16の内側主要面とおよびターミナル電極22と密接に電気接触する大きい方のセグメント36と、同じく抵抗器16の内側主要面の小さい領域と接触し、およびターミナル電極24と電気接触する小さい方のセグメント38とにパターニングする。セグメント36および38を覆うように誘電性材料の層40を形成する。大きい方のセグメント36と小さい方のセグメント38との間にチャンネル41が形成されて、これらを電気的に分離し、このチャンネル41は絶縁性層40を形成する誘電性材料で充たされる。
【0035】
第3金属箔層42(例えば銅)を能動デバイスの接続面(例えばツェナーダイオード20のカソード電極など)に形成し、図4に示すように第3接地帰路ターミナル電極26に電気接続する。第3箔層42は誘電性層40上に形成することが好ましい。その後、フォトレジスト層110を第3銅箔層に形成し、選択的に除去して半導体チップ20を受容するように、また層状保護デバイス10を形成するために製造過程で2つの層状構造体102および104(PPTC抵抗器層16および18を各々含む)を一体にするときにプレーナダイオードチップ20のカソード電極とはんだ混合物44(例えばスズ/鉛またはスズ/銀/銅などの共晶はんだ混合物)により接続するように寸法化および適用される領域を規定する。フォトレジスト層116を下側層状構造体104の第4金属(例えば銅)層のセグメント48に形成し、パターニングして半導体チップ20を受容するように寸法化された開口部を同様に規定する。
【0036】
はんだの第2層46(これは第1層44と同じであっても、異なっていてもよい)をプレーナダイオードチップ20のアノード電極面に設け、これにより、例えば製造過程でPPTC抵抗器層16および18を一体に結合したときにPPTC抵抗器18の上側箔層108のパターニングされた大きい方のセグメント48に、そして図3に示すようにターミナル電極24に直接金属接続することが可能となる。本発明の1つの要旨として、ツェナーダイオードチップ20とPPTC抵抗器18との直接金属接触により、ダイオードダイとPPTC抵抗材料との間の熱伝導特性が改善される。図1、3および4はダイオードチップ20のカソード電極をターミナル電極24に共通して接続し、またダイオードチップ20のアノード電極を接地ターミナル電極26に接続したものを示しているが、ダイオードチップ20をデバイス10内で反転させる(ひっくり返す)ことによってアノードおよびカソード接続を反転させ得ることは当業者に容易に理解されよう。
【0037】
第4金属(例えば銅または銅/ニッケル)箔層112を第2PPTC抵抗器18の内側主要面に形成し、そしてPPTC抵抗器18の内側主要面とおよびターミナル電極24と密接に電気接触する大きい方のセグメント48にパターニングする。デバイス10を組み立てる際、既に上述したように、大きい方のセグメント48ははんだ層46の溶融結合によってプレーナダイオードチップ20のアノード電極面とも電気接触するようになる。パターニングした第4金属箔層は、PPTC抵抗器18の内側主要面の小さい領域と接触し、およびターミナル電極22と電気接触する小さい方のセグメント50も含む。大きい方のセグメント48と小さい方のセグメント50との間にチャンネル51が形成されて、これらを電気的に分離し、デバイス10を製造する間にチャンネル41は硬化プラスチック誘電性材料72で充たされるようになる。この材料72は、これが存在しなければプレーナチップ20の露出した外側壁とデバイス10の外側側壁の間に残されることになる隙間または空間を埋めるものである。矩形の硬化プラスチックフレーム72は、チップ20を固定するため、またチップ20を周囲環境状態との望ましくない接触から保護およびシールするための箱形コンテナまたは凹部を本質的に形成する。
【0038】
パターニングされた第5金属(例えば銅または銅/ニッケル)箔層を第2PPTC抵抗器18の外側主要面に形成し、そしてPPTC抵抗器18の外側主要面とおよびターミナル電極22と密接に電気接触する大きい方のセグメント52と、同じく抵抗器18の外側主要面の小さい領域と接触し、およびターミナル電極24と電気接触する小さい方のセグメント54とにパターニングする。下側の外側誘電性層30によりセグメント52および54を覆う。大きい方のセグメント52と小さい方のセグメント54との間にチャンネル55が形成されて、これらを電気的に分離し、このチャンネル55は絶縁性層30を形成する誘電性材料で充たされる。
【0039】
チャンネル35、41、51および55は標準的なプリント回路パターニング技術、例えばフォトリソグラフィーおよびウェットエッチング、または機械加工、ミリング、スタンピングなどを用いて形成してよい。各チャンネルを形成した後、既に上述したように、電気絶縁性の誘電性材料でチャンネルを充たすことが最も好ましい。
【0040】
図5に戻って、2つのPPTC構造体102および104は誘電性材料で充たされた詰まったホール領域120および122を含む。分離領域120および122は電気ビアおよびターミナル電極26をPPTC抵抗器22および24から分離するようにして構造体に設けられる。詰まったホール領域は、PPTC抵抗器16および18の隣接する構造体と直接接続されていないターミナル電極位置毎に必要である。半導体ダイオードチップ20などの発熱要素を配置した後、2つのPPTC層状構造体102および104を一体にし、熱を加えて層44および46の共晶はんだを再溶融させ、チップ20のメッキ付き主要コンタクトフェースを構造体102および104の対向するパターニング銅表面セグメント36および48に接続する。その後、封入材料72(例えば硬化性プラスチック樹脂など)を構造体102と104との間の周状の隙間に配置し、硬化させて固体相とし、2つの構造体102と104とを一体に更に接着し、チップ20を周囲(または大気)に曝されることからシールし、誘電性周状フレームを形成する。
【0041】
デバイス10を組み立てて層状構造体とし、チップ20を封入材料72により周囲環境状態に曝されることからシールした後、ターミナル電極22、24および26を形成するエッジ領域をドリル加工して半円筒状バイアス23、25および27を形成する(図2および6に示す)。その後、これらバイアス23、25および27を適切な導体材料(例えば銅、スズまたは銅合金)によりメッキする。
【0042】
第6金属箔層を頂部誘電性層28の外側面に形成し、そしてパターニングまたはエッチングしてターミナル箔セグメント56、58および74を規定する。セグメント56はターミナル電極22の一部となり、セグメント58はターミナル電極24の一部となり、またセグメント74はターミナル電極26の一部となる。同様に、第7箔層を底部誘電性層30の外側面に形成し、そしてパターニングおよびエッチングしてターミナル箔セグメント60、62および76を規定する。セグメント60はターミナル電極22の一部となり、セグメント62はターミナル電極24の一部となり、またセグメント76はターミナル電極26の一部となる。
【0043】
その後、いくつかのメッキ層を形成およびパターニングする。内側銅電極層64、68および78をそれぞれターミナル位置22、24および26にてメッキ(plate up)する。その後、外側スズ層66、70および80をそれぞれ銅層64、68および78を覆ってメッキする。電極22のメッキ層64および66は箔セグメント56および60を越えて延在し、電極24のメッキ層68および70は箔セグメント58および62を越えて延在し、また電極26のメッキ層78および80は箔セグメント74および76を越えて延在する(図4に示す)。
【0044】
それぞれターミナル電極22、24および26の下側外側面82、84および86により、適当な寸法を有してパターニングされたプリント回路基板にデバイス10を常套の方法(例えばフローまたはウェーブはんだ付け)により表面実装することができ、デバイス10により提供される過電圧保護を含む回路配置(例えば図1に示すような回路)を形成することができる。
【0045】
本発明の第2の好ましい態様を図7〜12に示す。まず図10に注目して、表面実装可能な多層電気回路保護デバイス200はPPTC抵抗器チップキャリア201および略矩形の発熱要素(例えば半導体ダイなど)218を含んで成る。発熱要素218は、例えばチップ218の1つのターミナルがターミナル電極202に接続されるように、略円筒形であり得るウェル245内にてキャリア201と結合している。ストラップ相互接続部222がチップ218の他のターミナルを、例えばチップキャリア201の第3ターミナル電極206の金属化伸長部207に接続する。本発明のこの例において、完成したデバイスは1つのPPTC抵抗器216および発熱要素218を回路配置に提供し、これは図1に示す回路配置と類似する(第2の並列接続されたPPTC抵抗器18はない)。
【0046】
チップキャリア201は、PPTC抵抗器216を形成するPPTC材料でできた中央の平面状シートを含む略矩形(または直方体)の箱構造として形成されていることが好ましい。図7および10の上面図に示すように、チップキャリア201の左側エッジ壁208は第1ターミナル電極202を含み、またチップキャリア201の右側エッジ壁210は離間して配置された第2ターミナル電極204および第3ターミナル電極206を含む。略円筒形にて示すキャリアウェル245はチップキャリア201の頂面にて規定され、例えばツェナーダイオード218を形成する半導体ダイなどの発熱電気要素を受容および接続するように寸法化されている。
【0047】
図11および12に示すように、ダイ218の底部コンタクトフェースは、適切なはんだ層220(これは例えばスズまたはスズ/鉛もしくはスズ/銀/銅であってよい)を再溶融させることにより、下方に位置する凹んだ金属層261(これは層260から延在している)と直接結合するように適切にメッキまたは金属化されている。層260はもう1つの金属層248上に形成され、そしてこの金属層248はPPTC材料層216に直接付着している金属箔層232上に形成されている。従って、本発明の1つの要旨によれば、発熱要素、例えば半導体ダイ218はPPTC層216に対して直接に金属接続し、これにより、効率的で迅速な熱伝導を促して、PPTC抵抗器216がその保護・高抵抗状態にトリップするのを支援する。
【0048】
図2〜6を参照して本明細書にて上述した第1の実施態様と同様、単一のPPTC層216がチップキャリア201のための基板(または基材)を形成する。PPTC抵抗器層216の両外側主要面に金属箔を結合させる。頂部金属箔をパターニングして、ターミナル電極202と接続する左側の大きい方のセグメント232と、ターミナル電極204と接続する右側の小さい方のセグメント234を有するものとする。エッチ形成チャンネル235により、頂部箔の大きい方のセグメント232と小さい方のセグメント234とが分割および分離される。底部金属箔をパターニングして、ターミナル電極204と接続する右側の大きい方のセグメント236と、ターミナル電極202と接続する左側の小さい方のセグメント238を有するものとする。エッチ形成チャンネル239により、大きい方のセグメント236は小さい方のセグメント238から分割および分離される。頂部箔層セグメントだけでなく底部箔層セグメントもターミナル電極206と接続しない。尚、このターミナル電極206は誘電性材料層239によりPPTC抵抗器216から電気的に分離される。
【0049】
誘電性材料層226により、頂部箔層のセグメント232および234を(層226が除去されているダイウェル245を除いて)外側にて覆う。誘電性材料層240により、底部箔層のセグメント236および238を覆う。パターニングしたセグメント242、244および246を含む金属層を頂部誘電性層226上に形成し、またパターニングしたセグメント254、256および258を含む金属層を底部誘電性層240上に形成する。金属層248をターミナル電極202にてセグメント242および254上に形成する。金属層250をターミナル電極204にてセグメント244および256上に形成する。また、金属層252をターミナル電極206にてセグメント246および258上に形成する。ターミナル電極202に外側金属層260を、ターミナル電極204に外側金属層262を、またターミナル電極206に外側金属層264(頂面伸長部207を含む)を形成することによって、ダイキャリア201が完成する。
【0050】
PPTCダイキャリア201を図7〜9に示すように形成した後、例えばダイ218などの発熱要素をウェル245内に配置し、ダイ218を金属層260の対向する部分にはんだ材料220によりはんだ付けし、その後、相互接続部222をその一端にてターミナル伸長部207にはんだ223により、もう一端にてダイ218の外側面にはんだ224によりはんだ付けすることによって、保護デバイス200を組み立てる。その後、組み立てた200を覆うように封入材料228を形成して、機械的強度(または剛性)を付与し、またダイ218を周囲条件および要素に曝されることからシールする。
【0051】
この電気回路保護デバイスは電気装置(例えば携帯電話、デジタルカメラおよびデジタルビデオディスクプレーヤーなど)と共に使用して、間違った電源を電気装置の入力ポートに接続したために起こる過電圧状態によるダメージに対する保護を支援することができる。PPTCデバイスは高抵抗状態にトリップしてダイオードに流れる電流を減少させ、そしてダイオードは電気装置にて認められる電圧を制限する。
【0052】
製造例
図7〜12による複数のチップキャリア201を以下の方法により大量に製造することができる。0.254mm(0.010インチ)厚さの導電性ポリマーのシートの両面に約0.0356mm(0.0014インチ)の厚さを有するニッケル/銅箔を付着させることによって、約0.325mm(0.0128インチ)の厚さを有するPPTCラミネートを作製した。この導電性ポリマーは、約40体積%のカーボンブラック(レイブン(Raven:商標)430、コロンビアンケミカルズ(Columbian Chemicals)から入手可能)を約60体積%の高密度ポリエチレン(シェブロン(Chevron:商標)9659、シェブロンより入手可能)と混合し、その後、シート状に押し出し、そして温度および圧力下にてラミネートすることによって連続プロセスで製造した。その後、ラミネートしたシートを約12インチ×16インチの個々のラミネートシートに切断した。これらラミネートシートに対し、4.5MeVの電子ビームを用いて4.5Mradまで照射を行った。
【0053】
ラミネートをラミネート面内で既知のx−y方向で位置決めするため、ラミネートシートをその周囲に沿って非対称なパターンでドリル加工して穴およびスロットを設けた。これら位置決め穴およびスロットは、スタックを形成するようにシートを互いにアライメントする(または揃える)ため、ならびに後続の画像形成(imaging)、はんだマスキングおよびメッキの処理のための治具のアライメントに使用した。0.124mm(0.049インチ)の直径を有する穴をドリル加工してラミネートにアパーチャを形成した。また、1層の樹脂被覆銅(厚さ0.018mm(0.0005インチ)の銅箔を0.025mm(0.001インチ)のエポキシ層で被覆したものであり、ポリクラッド(PolyClad)から入手可能)もドリル加工してアライメントに適した位置決め穴を設けた:これと同じもう1層の樹脂被覆銅をドリル加工してアライメント位置決め穴を設け、そして更にドリル加工して0.170mm(0.067インチ)の直径を有するアパーチャを設けた。ラミネートの双方の箔電極の外側面からニッケルを化学的に剥ぎ取り、その後、回路基板産業にて一般的に使用されているエッチング技術を用いて箔電極をパターニングしてデバイスの電極形状、残りの電極構造および引っ込み形状を規定した。その後、外側面を一連の薬浴により処理して、銅パネル面の付着性を改善するよう表面処理した。
【0054】
1層の樹脂被覆銅を底に(樹脂側を上にして)配置し、その後、厚さ0.08mm(0.003インチ)の1層のエポキシフィルム(I805−99F、テックフィルム(Tech Film)から入手可能)、ラミネート層、そしてドリル加工により追加のアパーチャを設けたもう1層の樹脂被覆銅を(樹脂側を下にして)配置することにより、スタック(または積層体)を形成した。固定具を用いてこれら層をアライメントし、このスタックを圧力下にて加熱して、これら層を半永久的に付着させてラミネート構造体とし、かつ、ラミネートにあるアパーチャをエポキシで完全に充填するものとした。形成されたスタックの厚さは約0.51mm(0.020インチ)であった。
【0055】
0.71mm(0.028インチ)の直径を有する穴をスタック全体に亘ってドリル加工して複数のアパーチャを形成し、また、0.71mm(0.028インチ)の直径を有する穴をスタック全体に亘ってドリル加工して、エポキシ充填したアパーチャを中心とする複数のアパーチャを形成した。後者のアパーチャはラミネートの電極または導電性ポリマーからエポキシにより分離されている。スタックをプラズマエッチングにより処理した。その後、これらアパーチャをコロイド黒鉛で被覆し、そしてスタックを銅で電解メッキした。
【0056】
スタックの双方の外側金属箔層の外側面を、通常のPCB製造法に適合するエッチング技術を用いてパターニングして、残りの導電性部材を、後続の分離プロセスにて位置決め基準マークとして機能する追加のエッチ形成特徴部と共に規定した。位置決め穴は、エッチングするパターンを、既にエッチングした内側層に対して適切にアライメントすることを確実にするために使用した。
【0057】
はんだマスク(Finedel DSR 2200C−7、タムラ化研株式会社より入手可能)をスタックの1つの外側金属箔層に適用し、タック硬化させ(tack-cured)、その後、スタックの第2の外側金属箔層に適用し、そしてタック硬化させた。その後、はんだマスクを画像形成に付し、そして現像した。その後、パネルを加熱してマスクを十分に硬化させた。パネルをはんだパッド領域にてスズで電解メッキした。はんだパッド領域は、このデバイス基板にシリコンダイおよび相互接続部を組み立てる際に使用するため、ならびに組み立てたデバイスを回路基板上に取り付ける際に使用するためのものである。
【0058】
このパネルをソーで分割して個々のキャリア基板201を得た。分割は、ラミネートにエッチ形成した基準特徴部をソーの配置マークとして用いながら、パネルを長さ方向にスライシングし、その後パネルを90度回転させ、そしてパネルを幅方向にダイシングすることにより行った。得られた要素キャリアは約4.5mm×3.30mm×0.68mm(0.177インチ×0.130インチ×0.027インチ)の寸法であった。
【0059】
分離したデバイス基板に対し、少量のはんだペーストを、樹脂被覆銅に追加のアパーチャを設けた面およびこのアパーチャ内に適用し、また別の少量のはんだペーストを、分離したビアと接続されるパッド領域に適用した。ツェナーダイオードダイ218(はんだ付着のために予め金属化してある)を樹脂被覆銅アパーチャ245の中央にてはんだペースト上に配置した。別の少量のはんだペーストをツェナーダイオードダイの頂部に適用した。小さいニッケル金属ストラップ222を、ツェナーダイオードダイ上のはんだペーストと、分離したビアパッド207上のはんだペーストとの上に配置し、ストラップ222がこれら2つの間をブリッジし、そして後に電気相互接続部として機能し得るものとした。この組立体をリフロー炉に通過させて、はんだペーストを再溶融させてはんだ付けし、各デバイス200の構造を完成させた。完成したデバイス200は、ツェナーダイ218および相互接続ストラップ222が環境に曝されることからより一層シールするために、ダム・アンド・フィル グローブトップ(dam & fill globtop)または射出成形した誘電性材料228により更にシールまたはコートすることが最も好ましい。
【0060】
完成した典型的なデバイス200は、PPTCラミネート(頂部箔層232、PPTC層216および底部箔層236)に亘って抵抗測定したところ、約0.101オームの抵抗を示した。典型的なデバイス200は、はんだリフローによりプリント回路基板へ設置した後、PPTCラミネートに亘って抵抗測定したところ、約0.164オームの抵抗を示した。このデバイス200は約7.2Vのツェナーダイオード制限電圧で3.5Aにて約0.090秒以内でトリップした。
【0061】
本発明の原理に従う保護デバイスの2つの実施態様、即ち1つの実施態様はPPTC抵抗器構造体102および104を、抵抗器構造体104に金属接触により固定されるツェナーダイオードチップ20で例示される発熱要素と組み合わせたものであり、もう1つの実施態様はツェナーダイオードチップ216で例示される発熱要素が直接金属接触により固定されるPPTCチップキャリア201を提供するものについて説明してきたが、当業者には理解されるように、2個または3個以上の構造体およびPPTC抵抗器層を設けて複数の発熱部品に対する構造体を形成してよい。また、2個以上の発熱要素をPPTC抵抗層へ直接金属接触により作動可能に結合させ、これにより、優れた熱伝導特性を提供しながら保護デバイスそのものにおける回路の複雑性を増してもよい。
【0062】
以上、本発明の好ましい実施態様について説明してきたが、本発明の目的が十分に達成されたことが理解され、また、本発明の構成上の多くの変更ならびに幅広く様々な実施態様および用途が本発明の概念および範囲を逸脱することなくそれら自体示唆されていることが当業者には理解されよう。従って、本明細書における開示および説明は単なる例示であって、いかなる意味内容にも限定されるべく意図したものではい。

【特許請求の範囲】
【請求項1】
表面実装可能な電気回路保護デバイスであって:
第1および第2主要面を有する第1ポリマー正温度係数(「PPTC」)抵抗器を形成する中央平面層と、第1主要面上に形成されてこれと密接に電気接触する第1電極層と、第2主要面上に形成されてこれと密接に電気接触する第2電極層とを含む略箱形の発熱要素キャリアであって、少なくとも1つの発熱電気要素を受容するスペースを規定する要素キャリア;および
電気回路基板へのデバイスの表面実装および電気接続を可能にするため、デバイスの少なくとも1つの主要エッジ壁に沿って形成された少なくとも第1、第2および第3ターミナル電極領域
を含み、
少なくとも1つの発熱電気要素が(a)第1電極層の一部を含む要素キャリアスペース内で金属層パスに結合される第1金属化コンタクトフェース、および(b)電気相互接続構造体により第3ターミナル電極領域に接続される第2金属化コンタクトフェースを有し、デバイスを含む電気回路にて発熱電気要素を流れる閾値より大きい電流により熱を生じ、該熱が第1PPTC抵抗器へ直接的に伝導されて高抵抗状態へのトリップを支援するようになっている、デバイス。
【請求項2】
第1および第2ターミナル電極領域がデバイスの対向する第1および第2主要エッジ壁に沿って形成されている、請求項1に記載の表面実装可能な電気回路保護デバイス。
【請求項3】
第3ターミナル電極がデバイスの第3主要エッジ壁に沿って形成されている、請求項2に記載の表面実装可能な電気回路保護デバイス。
【請求項4】
第2および第3ターミナル電極がデバイスの第2エッジ壁に沿って形成されている、請求項2に記載の表面実装可能な電気回路保護デバイス。
【請求項5】
第3および第4主要面を有する第2PPTC抵抗器と、第3主要面上に形成されてこれと密接に電気接触する第3電極層と、第4主要面上に形成されてこれと密接に電気接触する第4電極層とを含み、発熱電気要素がデバイス内にて第1PPTC抵抗器と第2PPTC抵抗器との間に配置され、好ましくは第1PPTC抵抗器が第2PPTC抵抗器に第1および第2ターミナル電極にて並列に電気接続される、請求項1に記載の表面実装可能な電気回路保護デバイス。
【請求項6】
少なくとも1つの発熱電気要素が半導体ダイを含み、好ましくは半導体ダイがダイオード、ツェナーダイオード、バイポーラ接合トランジスタ、電界効果トランジスタ、トライアック、サイリスタ、およびシリコン制御整流器の1つを含む、請求項1に記載の表面実装可能な電気回路保護デバイス。
【請求項7】
少なくとも1つの発熱電気要素が電気的に受動的な要素を含み、好ましくは電気的に受動的な要素が抵抗器、バリスタ、サーミスタ、コンデンサおよびインダクタの1つを含む、請求項1に記載の表面実装可能な電気回路保護デバイス。
【請求項8】
要素キャリアによって規定されるスペースが第1電極層の外側に隣接する略円筒形領域を含み、および発熱電気要素の第2金属化コンタクトフェースを第3ターミナル電極領域に接続する相互接続構造体がストラップ相互接続体を含む、請求項1に記載の表面実装可能な電気回路保護デバイス。
【請求項9】
電気エネルギー源と電気負荷との間を接続する電気回路であって、回路基板に形成され、および少なくとも1つの表面実装された電気回路保護デバイスを含み、該デバイスが:
第1および第2主要面と、第1主要面上に形成されてこれと密接に電気接触する第1電極と、第2主要面上に形成されてこれと密接に電気接触する第2電極とを有する第1ポリマー正温度係数抵抗(「PPTC」)要素;
第3および第4主要面と、第3主要面上に形成されてこれと密接に電気接触する第3電極と、第4主要面上に形成されてこれと密接に電気接触する第4電極とを有する第2PPTC要素;
第1および第2PPTC要素の間に配置されて第2および第3電極と効率的に熱的に接触する少なくとも1つの発熱電気部品であって、部品を流れる閾値より大きい電流により部品が加熱され、該熱がPPTC要素へ伝導されて、第1または第2PPTC要素の抵抗を増加させるようになっている発熱電気部品;および
デバイスの少なくとも1つの主要エッジに沿って形成され、第1および第2PPTC要素ならびに電気部品を電気基板に接続する複数のターミナル電極
を含む、電気回路。
【請求項10】
発熱電気部品が電圧制限ダイオードを形成するプレーナ半導体チップを含む、請求項9に記載の電気回路。
【請求項11】
電気エネルギー源と電気負荷との間を接続する電気回路であって、回路基板に形成され、および少なくとも1つの表面実装された電気回路保護デバイスを含み、該デバイスが:
第1および第2主要面を有するポリマー正温度係数(「PPTC」)抵抗器を形成する中央平面層と、第1主要面上に形成されてこれと密接に電気接触する第1電極層と、第2主要面上に形成されてこれと密接に電気接触する第2電極層とを含む略箱形の発熱要素キャリアであって、少なくとも1つの発熱電気要素を受容するスペースを規定する要素キャリア;
デバイスの少なくとも1つの主要エッジ壁に沿って形成され、および回路基板に接続され、これによりデバイスを回路基板に表面実装する少なくとも第1、第2および第3ターミナル電極領域
を含み、
少なくとも1つの発熱電気要素が(a)第1電極層の一部を含む要素キャリアスペース内で金属層パスに結合される第1金属化コンタクトフェース、および(b)電気相互接続構造体の一方の端部領域に結合した第2金属化コンタクトフェースを有し、電気相互接続構造体の反対の端部領域が第3ターミナル電極領域の一部と結合し、デバイスを含む電気回路にて発熱電気要素を流れる閾値より大きい電流により熱を生じ、該熱が第1PPTC抵抗器へ直接的に伝導されて高抵抗状態へのトリップを支援するようになっている、電気回路。
【請求項12】
表面実装可能な電気回路保護デバイスの製造方法であって:
(a)所定の電気特性ならびに第1および第2主要面を含む物理的寸法を有する実質的に平面状のポリマー正温度係数抵抗(「PPTC」)層を形成し、第1電極層を第1主要面上にこれと密接に電気接触させて形成し、および第2電極層を第2主要面上にこれと密接に電気接触させて形成する工程;
(b)第1、第2および第3ターミナル電極をデバイスの少なくとも1つの主要エッジ壁に沿って、第1ターミナル電極を第1電極層と電気接続し、第2ターミナル電極を第2電極層と電気接続し、および第3ターミナル電極を第1および第2ターミナル電極から電気的に分離して形成する工程;
(c)少なくとも1つの発熱電気要素の第1金属化フェースを、発熱電気要素を受容するように構成された第1電極層の部分に結合させる工程;および
(d)少なくとも1つの発熱電気要素の第2金属化フェースを第3ターミナル電極に相互接続構造体により接続する工程
を含む方法。
【請求項13】
少なくとも1つの発熱電気要素が半導体ダイを含み、周囲への曝露を防止するために半導体ダイを誘電性材料で封入する工程を更に含む、請求項12に記載の表面実装可能な電気回路保護デバイスの製造方法。
【請求項14】
表面実装可能な電気回路保護デバイスの製造方法であって:
(a)所定の電気特性ならびに第1および第2主要面を含む物理的寸法を有する実質的に平面状の第1PPTC要素を形成し、第1電極を第1主要面上にこれと密接に電気接触させて形成し、および第2電極を第2主要面上にこれと密接に電気接触させて形成する工程;
(b)少なくとも1つの発熱電気部品の金属化主要面を第1および第2電極の一方に直接的に、はんだなどの流動可能な金属バインダにより固定する工程;および
(c)少なくとも3つのターミナル電極を含む金属相互接続構造体をデバイスの少なくとも1つの主要エッジに沿って形成し、該構造体により第1PPTC要素と発熱電気部品とを直列配置で接続し、ターミナル電極により電気回路基板への第1PPTC要素および電気部品の表面実装接続を可能にする工程
を含む方法。
【請求項15】
所定の電気特性ならびに第3および第4主要面を含む物理的寸法を有する第2PPTC要素を形成し、第3電極を第3主要面上にこれと密接に電気接触させて形成し、および第4電極を第4主要面上にこれと密接に電気接触させて形成する工程;および
表面実装可能な電気回路保護デバイスの第1および第2PPTC要素の間に発熱電気部品を挟持する工程
を更に含む、請求項14に記載の方法。
【請求項16】
表面実装可能な電気回路保護デバイスの製造方法であって:
(a)所定の電気特性ならびに第1および第2主要面を含む物理的寸法を有する実質的に平面状の第1ポリマー正温度係数抵抗(「PPTC」)要素を形成し、第1電極を第1主要面上にこれと密接に電気接触させて形成し、および第2電極を第2主要面上にこれと密接に電気接触させて形成する工程;
(b)所定の電気特性ならびに第3および第4主要面を含む物理的寸法を有する実質的に平面状の第2PPTC要素を形成し、第3電極を第3主要面上にこれと密接に電気接触させて形成し、および第4電極を第4主要面上にこれと密接に電気接触させて形成する工程;
(c)少なくとも1つの発熱電気部品を第1および第2PPTC要素の間に、第2および第3電極と効率的に熱的に接触するように固定し、部品を流れる閾値より大きい電流により部品が加熱され、その際、該熱が第1および第2PPTC要素へ伝導されて、PPTC要素の1つを高抵抗状態にトリップさせるようにする工程;および
(d)第1および第2PPTC要素ならびに電気部品を電気基板に表面実装で接続することを可能にするため、複数のターミナル電極をデバイスの少なくとも1つの主要エッジに沿って、第1および第2PPTC要素および発熱電気部品と電気接触させて形成する工程
を含む方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate


【公開番号】特開2012−138608(P2012−138608A)
【公開日】平成24年7月19日(2012.7.19)
【国際特許分類】
【外国語出願】
【出願番号】特願2012−57728(P2012−57728)
【出願日】平成24年3月14日(2012.3.14)
【分割の表示】特願2006−85530(P2006−85530)の分割
【原出願日】平成18年3月27日(2006.3.27)
【出願人】(399132320)タイコ・エレクトロニクス・コーポレイション (234)
【氏名又は名称原語表記】Tyco Electronics Corporation
【Fターム(参考)】