説明

SOIウエハおよびSOIウエハの製造方法

【課題】除電構造と素子分離構造とを有するSOIウエハを、従来より少ない工程で製造することができるSOIウエハの製造方法の提供。
【解決手段】SOIウエハの周縁部分に活性層用半導体層および絶縁酸化膜を貫通する除電用トレンチをエッチングで形成すると同時に、当該周縁部分より内側の内側部分に上記活性層用半導体層を貫通し上記絶縁酸化膜に到達する素子分離用トレンチをエッチングで形成するトレンチ形成ステップを備え、上記トレンチ形成ステップは、上記周縁部分におけるエッチングレートが、上記内側部分におけるエッチングレートよりも高いことを特徴とする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子の形成に用いられるSOI(Silicon On Insulator)ウエハに関し、より特定的には、SOIウエハの特徴的な構造およびそのSOIウエハの製造方法に関する。
【背景技術】
【0002】
半導体素子用のウエハの1つとして、絶縁層であるシリコン酸化膜の上にシリコン層を形成したSOIウエハがある。このSOIウエハは、デバイス(半導体素子)作製領域となる基板表層部のシリコン層が、シリコン酸化膜によって基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高い等の特徴を有する。そのため、SOIウエハは、従来のバルクシリコンウエハと比べて、高速スイッチング動作、低消費電力動作、およびソフトエラー防止等の面で有利であり、高性能半導体素子を形成する基板として広く利用されている。
【0003】
SOIウエハ101は、例えば図7(d)に示す構造を有しており、表面にシリコン酸化膜112が成膜された支持基板用半導体層111からなる支持基板用半導体ウエハ110と、支持基板用半導体ウエハ110の上面に形成された活性層120とを備える。このSOIウエハ101の製造方法の1つとして、従来の貼り合わせ方法を挙げることができる。従来の貼り合わせ方法を用いたSOIウエハ101の製造方法は、図7(a)〜(d)に示す工程が行われることが一般的である。例えば、特許文献1を参照。
【0004】
具体的には、まず、図7(a)に示されるように、単結晶シリコン(Si)からなる支持基板用半導体層111と、同じく単結晶シリコンからなる活性層用基板半導体121とを、用意する。
【0005】
次いで、図7(b)に示されるように、支持基板用半導体層111に熱酸化処理を施して、支持基板用半導体層111の表面全体に絶縁性のシリコン酸化膜112を成膜する。
【0006】
次いで、図7(c)に示されるように、シリコン酸化膜112を成膜した支持基板用半導体層111と、活性層用基板半導体121とを密着させ、熱処理(例えば、約1000℃で約2時間)を施して支持基板用半導体層111と活性層用基板半導体121とを貼り合わせる。
【0007】
次いで、図7(d)に示されるように、活性層用基板半導体121の、支持基板用半導体層111が貼り合わされていない側の表面(図7(c)の点線K1)および端面(図7(c)の点線K2)を研磨処理し、所望の厚さおよび形状を有した活性層(SOI層)120を形成する。活性層用基板半導体121の端面を研磨する際、シリコン酸化膜112の端面も研磨され、その研磨された部分の厚みが薄くなる。シリコン酸化膜112の研磨された部分はテラス部Tと称される。
これにより、従来のSOIウエハ101が完成する。
【0008】
周知のように、半導体ウエハの製造プロセスでは、活性層用基板半導体121の内部にイオンが注入される工程が存在する。このイオン注入工程の際、テラス部Tにおいて薄くなっているシリコン酸化膜112からイオンが意図せずに注入されてしまうことがある。上述したように、シリコン酸化膜112は、支持基板用半導体層111の表面全体を覆うように成膜される。一般的に、イオン注入工程において注入されるイオンはプラス(+)に帯電しているため、シリコン酸化膜112で覆われている支持基板用半導体層111は、プラスに帯電することとなる(図8(a)参照)。
【0009】
ここで、支持基板用半導体ウエハ110の内部に注入され支持基板用半導体層111に帯電したプラス電荷は、シリコン酸化膜112の厚みが薄ければ(1μm未満)大気中に放電される(大気中に漂うマイナスイオンのマイナス電荷によって打ち消される)。しかし、シリコン酸化膜112が厚くなればなる程(1μm以上)、支持基板用半導体層111に帯電したプラス電荷は、大気中に放電され難くなる。
【0010】
この支持基板用半導体ウエハ110の内部にプラス電荷が溜まった状態のままで半導体製造を継続した場合、図8(b)に示されるように、ウエハ製造設備で使用される搬送ステージ50に載置したときに支持基板用半導体ウエハ110(支持基板用半導体層111)の最表層部に集まったプラス電荷によって、搬送ステージ50の表面にマイナス電荷が引き寄せられ、搬送ステージ50がマイナス(−)に帯電する。
【0011】
従って、SOIウエハ101と搬送ステージ50とが接触する境界(図8(b)、矢印Yの部分)は、プラス電荷が集まった支持基板用半導体ウエハ110(支持基板用半導体層111)の最表層部とマイナスに帯電した搬送ステージ50の表面との間となり、この境界を跨いだ2つの帯電電荷はプラスとマイナスの異極性となる。従って、搬送ステージ50からSOIウエハ101を引き離す際には、境界を跨いだ2つの帯電電荷が異なる極性であるため静電吸着現象が生じてしまう。
【0012】
その結果、例えば、静電吸着現象が起因となるSOIウエハ101とウエハ製造設備で使用される搬送ステージ50との貼り付きによる搬送不良等が発生するという問題がある。
また、シリコン酸化膜112の寿命が低下したり、活性層120側の帯電が原因となる閾値電圧変動や耐圧低下等が起こったりするおそれもある。
【0013】
このような問題に対処するため、本件出願人は、特願2010−293758の出願において、以下の発明を提案している。図9は、特願2010−293758に係るSOIウエハの製造方法の製造工程を説明する図である。
【0014】
この発明は、SOIウエハの製造方法であって、活性層基板210と支持基板221との貼り合わせ面に酸化膜222を形成する工程(図9(a)参照)と、酸化膜222を介して活性層基板210と支持基板221とを貼り合わせる工程(同じく図9(a)参照)と、支持基板221に向けて酸化膜222を貫通し当該支持基板221に達するまでのトレンチTLを活性層基板210に形成する工程と(図9(b)参照)、トレンチTL内部をポリシリコン203で充填する工程(図9(c)参照)とを備えている。
【0015】
この発明によれば、イオン注入によって支持基板221内がプラス電荷に帯電しても(図9(d)、(e)参照)、図9(f)に示すように、大気中の−(マイナス)イオンがポリシリコン層203内で拡散し、支持基板221内の+(プラス)イオンと打ち消しあう。
【0016】
よって、支持基板221の帯電を除去することができ、例えば、SOIウエハを搬送する搬送ステージと当該SOIウエハとの貼り付きによる搬送不良を防ぐことができる。
【0017】
しかしながら、この発明には、以下のような課題が存在する。
すなわち、この発明では、支持基板221の帯電を除去するための除電構造の提案はなされているものの、この除電構造の形成と同時にSOIウエハに素子分離構造(トレンチを用いて半導体素子同士を電気的に分離する構造)を形成することについては提案されていない。このため、除電構造と素子分離構造を別々のタイミングで形成する必要がある。よって、除電構造を形成する工程分、SOIウエハの製造工程が増加し、製造コストおよび製造時間の増大を招くという課題があった。
【先行技術文献】
【特許文献】
【0018】
【特許文献1】特開2004−235251号公報
【発明の概要】
【発明が解決しようとする課題】
【0019】
本発明は、このような実情に鑑みてなされたもので、除電構造と素子分離構造とを有するSOIウエハを、従来よりも少ない工程で製造することができる、SOIウエハの製造方法およびSOIウエハの提供を目的とする。
【課題を解決するための手段】
【0020】
第1の発明は、
表面に絶縁酸化膜が成膜された支持基板用半導体ウエハの第1主面に、活性層用半導体層が形成されたSOIウエハの製造方法であって、
上記SOIウエハの周縁部分に上記活性層用半導体層および上記絶縁酸化膜を貫通する除電用トレンチをエッチングで形成すると同時に、当該周縁部分より内側の内側部分に上記活性層用半導体層を貫通し上記絶縁酸化膜に到達する素子分離用トレンチをエッチングで形成するトレンチ形成ステップを備え、
上記トレンチ形成ステップは、上記周縁部分におけるエッチングレートが、上記内側部分におけるエッチングレートよりも高いことを特徴とする、SOIウエハの製造方法である。
【0021】
第1の発明によれば、SOIウエハの周縁部分におけるエッチングレートが、内側部分におけるエッチングレートよりも高い。よって、SOIウエハの周縁部分に活性層用半導体層および絶縁酸化膜を貫通する除電用トレンチを形成すると同時に、SOIウエハの内側部分に活性層用半導体層を貫通し絶縁酸化膜に到達する素子分離用トレンチを形成することができる。よって、除電構造と素子分離構造とを有するSOIウエハを、従来よりも少ない製造工程で製造することができる。
【0022】
第2の発明は、第1の発明において、
上記トレンチ形成ステップをドライエッチングにより行い、エッチングイオンの衝突密度を、上記内側部分に比べて上記周縁部分で高くすることを特徴とする。
【0023】
第2の発明によれば、エッチングイオンの衝突密度が、SOIウエハの内側部分に比べて周縁部分で高くなっているので、除電用トレンチを形成するエッチングの速度が、素子分離用トレンチを形成するエッチングの速度よりも大きくなる。
【0024】
第3の発明は、第2の発明において、
上記トレンチ形成ステップにおいて、上記内側部分に第1電圧を印加するとともに、上記周縁部分に上記第1電圧よりも低い第2電圧を印加した状態で、エッチングイオンを衝突させることを特徴とする。
【0025】
第3の発明によれば、SOIウエハの周縁部分および内側部分に印加する電圧をそれぞれ制御して、エッチングイオンの衝突密度を調節することができる。
【0026】
第4の発明は、第3の発明において、
上記トレンチ形成ステップにおいて、上記SOIウエハの上記周縁部分をフォーカスリングに載せるとともに、上記SOIウエハの上記内側部分を静電チャックに載せ、
上記フォーカスリングに上記第2電圧を印加するとともに、上記静電チャックに上記第1電圧を印加することを特徴とする。
【0027】
第4の発明によれば、SOIウエハの周縁部分をフォーカスリングに載せて当該フォーカスリングに第2電圧を印加することで、SOIウエハの周縁部分に衝突するエッチングイオンの密度を高くすることができる。また、SOIウエハの内側部分を静電チャックに載せて当該静電チャックに第1電圧を印加することで、SOIウエハの内側部分に衝突するエッチングイオンの密度を低くすることができる。
【0028】
第5の発明は、第1の発明において、
上記除電用トレンチの内壁面に第1ポリシリコン膜を形成すると同時に、上記素子分離用トレンチの内壁面に第2ポリシリコン膜を形成する成膜ステップをさらに備え、
上記成膜ステップは、上記第1ポリシリコン膜の膜厚を、上記第2ポリシリコン膜の膜厚よりも大きくすることを特徴とする。
【0029】
第5の発明によれば、第1ポリシリコン膜の膜厚が、第2ポリシリコン膜の膜厚よりも大きい。よって、第1ポリシリコン膜と第2ポリシリコン膜を同じ速度で酸化させた場合、第2ポリシリコン膜の膜厚方向全体の酸化が完了した時点で、第1ポリシリコン膜の膜厚方向の酸化は完了していない。これにより、除電用トレンチでは、活性用半導体層と支持基板用半導体層とが電気的に導通した状態とし、素子分離用トレンチでは、当該素子分離用トレンチを挟んで活性用半導体層が相互に電気的に絶縁された状態とすることができる。
【0030】
第6の発明は、第5の発明において、
上記成膜ステップにおいて、上記第1ポリシリコン膜を形成する領域の温度を、上記第2ポリシリコン膜を形成する領域の温度よりも高くすることを特徴とする。
【0031】
第6の発明によれば、第1ポリシリコン膜を形成する領域の温度を、第2ポリシリコン膜を形成する領域の温度よりも高くするので、第1ポリシリコン膜の成膜速度が第2ポリシリコン膜の成膜速度よりも大きくなる。よって、第1ポリシリコン膜の膜厚を、第2ポリシリコン膜の膜厚よりも大きくすることができる。
【0032】
第7の発明は、第5の発明において、
上記除電用トレンチでは、上記活性用半導体層と上記支持基板用半導体ウエハとが電気的に導通した状態で上記第1ポリシリコン膜を酸化させ、上記素子分離用トレンチでは、当該素子分離用トレンチを挟んで上記活性用半導体層が相互に電気的に絶縁された状態となるように上記第2ポリシリコン膜を酸化させる酸化ステップをさらに備えることを特徴とする。
【0033】
第7の発明によれば、除電用トレンチでは、活性層用半導体層と支持基板用半導体層とが電気的に導通した状態で第1ポリシリコン膜が酸化されるので、除電構造が形成される。また、第2トレンチでは、第2トレンチを挟んで活性層用半導体層が相互に電気的に絶縁された状態となるように、第1ポリシリコン膜が酸化されるので、素子分離構造が形成される。
【0034】
第8の発明は、
表面に絶縁酸化膜が成膜された支持基板用半導体ウエハの第1主面に、活性層用半導体層が形成されたSOIウエハであって、
上記活性層用半導体層および上記絶縁酸化膜を貫通して上記支持基板用半導体ウエハに到達する除電用トレンチと、
上記活性層用半導体層を貫通して上記絶縁酸化膜に到達する素子分離用トレンチと、
上記除電用トレンチの内壁面に形成された第1ポリシリコン膜と、
上記素子分離用トレンチの内壁面に形成された第2ポリシリコン膜とを備え、
上記除電用トレンチでは、上記活性用半導体層と上記支持基板用半導体層とが電気的に導通した状態で上記第1ポリシリコン膜が酸化され、
上記素子分離用トレンチでは、当該素子分離用トレンチを挟んで上記活性用半導体層が相互に電気的に絶縁された状態となるように、上記第2ポリシリコン膜が酸化された、SOIウエハである。
【0035】
第8の発明によれば、除電用トレンチでは、活性用半導体層と支持基板用半導体層とが電気的に導通した状態で第1ポリシリコン膜が酸化されるので、除電構造が形成される。また、素子分離用トレンチでは、当該素子分離用トレンチを挟んで活性用半導体層が相互に電気的に絶縁された状態となるように、第2ポリシリコン膜が酸化されるので、素子分離構造が形成される。
【発明の効果】
【0036】
本発明によれば、除電構造と素子分離構造とを有するSOIウエハを、従来より少ない工程で製造することができる。
【図面の簡単な説明】
【0037】
【図1】本発明に係るSOIウエハの一例を示す断面図
【図2】本発明に係るSOIウエハの製造方法を説明する図であり、除電構造および素子分離構造を形成する前のSOIウエハの製造方法の一例を示す断面図
【図3】本発明に係るSOIウエハの製造方法を説明する図であり、SOIウエハをフォーカスリングおよび静電チャックに載せている様子を模式的に示す図
【図4】本発明に係るSOIウエハの製造方法を説明する図であり、除電構造および素子分離構造を形成する工程を順に示す図
【図5】本発明に係るSOIウエハの製造方法を説明する図であり、除電構造および素子分離構造を形成する工程を順に示す図
【図6】本発明に係るSOIウエハの製造方法を説明する図であり、除電構造および素子分離構造を形成する工程を順に示す図
【図7】従来のSOIウエハの製造工程を示す断面図
【図8】従来のSOIウエハにプラス電荷の帯電が生じる様子を示す断面図
【図9】特願2010−293758の出願に係るSOIウエハの製造方法の製造工程を示す図
【発明を実施するための形態】
【0038】
(実施形態)
本発明の第1実施形態に係るSOIウエハについて、図面を参照しつつ説明する。図1は、第1実施形態に係るSOIウエハの一例を示す断面図である。
【0039】
第1実施形態に係るSOIウエハ1は、表面に絶縁酸化膜2が成膜された支持基板用半導体ウエハ3の第1主面に、活性層用半導体層4が形成されたSOIウエハである。絶縁酸化膜2は、例えばシリコン酸化膜である(以下、シリコン酸化膜2と称する)。
【0040】
SOIウエハ1は、単結晶シリコン(Si)からなる支持基板用半導体層11の表面の全体に、熱酸化処理によって絶縁性を有するシリコン酸化膜2(2aおよび2bで構成される)が成膜されてなるものを基礎とする。シリコン酸化膜2は、埋め込み酸化膜(BOX層またはBOX酸化膜とも呼ばれる)2aと称される部分と、埋め込み酸化膜2aを除いた部分2bとからなる。支持基板用半導体層11の第1主面(図1では上面としている)には、埋め込み酸化膜2aを介して、単結晶シリコンからなる活性層用半導体層4が形成されている。そして、シリコン酸化膜2のうち、埋め込み酸化膜2aを除いたシリコン酸化膜2bと支持基板用半導体層11とによって、支持基板用半導体ウエハ3が構成される。
【0041】
SOIウエハ1は、トランジスタ等の半導体素子が作り込まれる前または作り込まれた後のウエハであって、ダイシングされる前のウエハである。SOIウエハ1は、全体として円板状をなしており、平面視したときの周縁部分A1(図1(a)参照)には複数の除電構造J(図1(b)参照)が形成され、周縁部分A1より内側の内側部分A2(図1(a)参照)には、複数の素子分離構造S(図1(c)参照)が形成されている。
【0042】
支持基板用半導体ウエハ3の端面には、シリコン酸化膜2bの厚みが薄くなったテラス部Tが形成されている。シリコン酸化膜2bが薄くなっているテラス部Tからイオンが注入されると、支持基板用半導体層11が+(プラス)に帯電する。しかしながら、この帯電は、後述する除電構造Jによって解消する。
【0043】
ここで、除電構造Jおよび素子分離構造Sについて説明する。
SOIウエハ1は、上記の如く、除電構造Jおよび素子分離構造Sを備えている。
【0044】
除電構造Jは、図1(b)に示されるように、除電用トレンチ5と、第1ポリシリコン膜7とを備えている。除電用トレンチ5は、活性層用半導体層4および埋め込み酸化膜2aを貫通して、支持基板用半導体ウエハ3の支持基板用半導体層11に到達するトレンチである。第1ポリシリコン膜7は、除電用トレンチ5の内壁面に形成されたポリシリコン膜である。ポリシリコン膜は導電性を有する。ポリシリコン膜を酸化させたものは絶縁性を有する。
【0045】
除電用トレンチ5では、活性層用半導体層4と、支持基板用半導体ウエハ3の支持基板用半導体層11とが電気的に導通した状態で第1ポリシリコン膜7が酸化されている。具体的には、第1ポリシリコン膜7が酸化された部分(以下、ポリシリコン酸化膜7aと称する)と、活性層用半導体層4の間に、ポリシリコン膜7の酸化されていない部分7b(以下、未酸化部7bと称する)が存在している。また、埋め込み酸化膜2aとポリシリコン酸化膜7aの間に、未酸化部7bが存在している。未酸化部7bは、SOIウエハ1の外部(例えばアース)と電気的に導通している。よって、支持基板用半導体層11内に溜まったプラス電荷は、未酸化部7bを経路として外部から入って来るマイナスイオンのマイナス電荷または電子と電荷を打ち消し合い、支持基板用半導体層11内の帯電状態を解消することができる。
【0046】
素子分離構造Sは、図1(c)に示されるように、素子分離用トレンチ6と、ポリシリコン酸化膜8aとを備えている。素子分離用トレンチ6は、活性層用半導体層4を貫通して埋め込み酸化膜2aに到達するトレンチである。ポリシリコン酸化膜8aは、第2トレンチ6の内壁面に形成された酸化膜であり、ポリシリコン膜を酸化させたものである。素子分離用トレンチ6では、素子分離用トレンチ6を挟んで活性層用半導体層4が相互に電気的に絶縁された状態となるように、ポリシリコン酸化膜8aが形成されている。なお、図1(b)に示される例では、素子分離用トレンチ6の内壁面に形成されたポリシリコン膜が厚み方向全体に酸化されることで、ポリシリコン酸化膜8aが形成されている。素子分離用トレンチ6内のポリシリコン酸化膜8aは、U字状に形成されており、その底部が埋め込み酸化膜2aに接している。これにより、素子分離用トレンチ6を挟んで活性層用半導体層4が相互に電気的に絶縁された状態となり、素子分離構造Sが形成される。また、素子分離用トレンチ6は、埋め込み酸化膜2aを貫通していないので、活性層用半導体層4と支持基板用半導体層11の電気的な絶縁は保たれる。なお、埋め込み酸化膜2aを貫通しないのであれば、素子分離用トレンチ6が埋め込み酸化膜2a内に或る程度入り込んでいてもよい。
【0047】
上記したように、SOIウエハ1によれば、除電用トレンチ5では、活性層用半導体層4と支持基板用半導体層11とが電気的に導通した状態で第1ポリシリコン膜7が酸化されるので、除電構造Jが形成される。また、素子分離用トレンチ6では、素子分離用トレンチ6を挟んで活性層用半導体層4が相互に電気的に絶縁された状態となるように、第2ポリシリコン膜が酸化されるので、素子分離構造Sが形成される。
【0048】
次に、上記したSOIウエハ1の製造方法について、図面を参照しつつ説明する。
まず、除電構造Jおよび素子分離構造Sを形成する前のSOIウエハ100の製造方法について説明する。図2は、除電構造Jおよび素子分離構造Sを形成する前のSOIウエハ100の製造方法の一例を示す断面図である。
【0049】
SOIウエハ100の製造方法の1つとして、従来の貼り合わせ方法を挙げることができる。従来の貼り合わせ方法を用いたSOIウエハ100の製造方法は、例えば、図2(a)〜(c)に示す工程で行うことができる。
【0050】
具体的には、まず、図2(a)に示されるように、単結晶シリコン(Si)からなる支持基板用半導体層11と、同じく単結晶シリコンからなる活性層用基板半導体21とを、用意する。
【0051】
次いで、図2(b)に示されるように、支持基板用半導体層11に熱酸化処理を施して、支持基板用半導体層11の表面全体に絶縁性のシリコン酸化膜2を成膜する。
【0052】
次いで、図2(c)に示されるように、シリコン酸化膜2を成膜した支持基板用半導体層11と、活性層用基板半導体21とを密着させ、熱処理(例えば、約1000℃で約2時間)を施して支持基板用半導体層11と活性層用基板半導体21とを貼り合わせる。
【0053】
次いで、図2(c)に示されるように、活性層用基板半導体21の、支持基板用半導体層11が貼り合わされていない側の表面(図2(c)の点線K1)および端面(図2(c)の点線K2)を研磨処理し、所望の厚さおよび形状を有した活性層用半導体層(SOI層)4を形成する。活性層用基板半導体21の端面を研磨する際、シリコン酸化膜2の端面も研磨され、その研磨された部分の厚みが薄くなる。シリコン酸化膜2の研磨された部分はテラス部Tと称される(図2(d)参照)。
これにより、SOIウエハ100が完成する。SOIウエハ100は、除電構造Jおよび素子分離構造Sが形成されていない点以外は、図1(a)に示されるSOIウエハ1と同じである。
【0054】
次に、SOIウエハ100に除電構造Jおよび素子分離構造Sを形成することによって、SOIウエハ1を形成する方法について説明する。図3は、SOIウエハ100をフォーカスリングおよび静電チャックに載せている様子を模式的に示す図である。図4〜6は、SOIウエハ100に除電構造Jおよび素子分離構造Sを形成する工程を順に示す図である。図4〜6の左側には、除電構造Jを形成する工程を順に示し、図4〜6の右側には、素子分離構造Sを形成する工程を順に示す。左側に示す工程と右側に示す工程は、同時に行われる。例えば、図4(a1)に示される工程と、図4(a2)に示される工程は、同時に行われる。
【0055】
まず、図3に示されるように、SOIウエハ100は、その周縁部分E1がフォーカスリング13上に載せられ、周縁部分E1より内側の内側部分E2が静電チャック14の上に載せられる。このとき、除電構造Jを形成する部分は図4(a1)に示される状態であり、素子分離構造Sを形成する部分は図4(a2)に示される状態である。
【0056】
具体的には、除電構造Jを形成する部分では、下側から順に、支持基板用半導体層11、埋め込み酸化膜2a、活性層用半導体層4、シリコン酸化膜(SiO2)15、シリコン窒化膜(SiN)16、シリコン酸化膜(SiO2)17が積層されている。なお、シリコン酸化膜15は、例えばLOCOS酸化膜である。
【0057】
次いで、静電チャック14に第1電圧V1を印加するとともに、フォーカスリング13に第2電圧V2を印加する。静電チャック14に印加される第1電圧V1は、フォーカスリング13に印加される第2電圧V2よりも高く設定される。これにより、SOIウエハ100の周縁部分E1に印加される電圧は、SOIウエハ100の内側部分E2に印加される電圧よりも低くなる。この状態で、プラズマを用いたドライエッチングを行う。プラズマのエッチング種(エッチングイオン)は、通常、プラス電荷を帯びている。このため、エッチングイオンの衝突密度および衝突速度は、素子分離用トレンチ6を形成する内側部分E2に比べて、除電用トレンチ5を形成する周縁部分E1で高くなる。よって、除電用トレンチ5を形成するドライエッチングの速度が、素子分離用トレンチ6を形成するドライエッチングの速度よりも大きくなる。これにより、同じ時間で形成されるトレンチの深さは、除電用トレンチ5の方が素子分離用トレンチ6よりも大きくなる(図4(b1),(b2)参照)。なお、除電用トレンチ5が支持基板用半導体層11に到達した時点で、ドライエッチングを終了する。これにより、除電用トレンチ5は支持基板用半導体層11に到達しているが、素子分離用トレンチ6は支持基板用半導体層11に到達していない状態となる。
【0058】
次いで、SOIウエハ100をフォーカスリング13および静電チャック14から取り外す。そして、CVD法によって、除電用トレンチ5内および素子分離用トレンチ6内にポリシリコン18を充填する(図4(c1),(c2)参照)。
【0059】
次いで、CMP法による研磨で、シリコン酸化膜17上に堆積したポリシリコン18およびシリコン酸化膜17を除去する(図4(d1),(d2)参照)。研磨の際、シリコン窒化膜16を研磨ストッパとする。
【0060】
次いで、ドライエッチングによって、除電用トレンチ5内のポリシリコン18を一部残して除去するとともに、素子分離用トレンチ6内のポリシリコン18を全部除去する(図4(e1),(e2)参照)。除電用トレンチ5の底部に、ポリシリコン18を所定深さ分残す。素子分離用トレンチ6は除電用トレンチ5よりも深さが小さく、素子分離用トレンチ6の下にある埋め込み酸化膜2aは除電用トレンチ5内のポリシリコン18よりも硬いので、除電用トレンチ5内で除去されるポリシリコン18の深さ(量)は、素子分離用トレンチ6内で除去されるポリシリコン18の深さ(量)よりも大きい。
【0061】
次いで、CVD法により、除電用トレンチ5内およびシリコン窒化膜16上に第1ポリシリコン膜7を形成するとともに、素子分離用トレンチ6内およびシリコン窒化膜16上に第2ポリシリコン膜8を形成する(図4(f1),(f2)参照)。成膜の際、第1ポリシリコン膜7を形成する領域の温度を、第2ポリシリコン膜8を形成する領域の温度よりも高くした状態にする。これにより、第1ポリシリコン膜7の膜厚を、第2ポリシリコン膜8の膜厚よりも大きくすることができる。
【0062】
次いで、熱酸化処理により、除電用トレンチ5では、活性層用半導体層4と支持基板用半導体層11とが電気的に導通した状態で第1ポリシリコン膜7を酸化させ、素子分離用トレンチ6では、素子分離用トレンチ6を挟んで活性層用半導体層4が相互に電気的に絶縁された状態となるように、第2ポリシリコン膜8を酸化させる(図4(g1),(g2)参照)。第1ポリシリコン膜7の酸化により、ポリシリコン酸化膜7aが形成される。第2ポリシリコン膜8の酸化により、ポリシリコン酸化膜8aが形成される。第1ポリシリコン膜7の膜厚は、第2ポリシリコン膜8の膜厚よりも大きい。よって、第1ポリシリコン膜7および第2ポリシリコン膜8を同じ速度で酸化させれば、図4(g1),(g2)に示したような状態に酸化される(図1(b),(c)も参照)。すなわち、第2ポリシリコン膜8は厚み方向にその全てが酸化されてポリシリコン酸化膜8aが形成されるが、第1ポリシリコン膜7はその内側表面からポリシリコン膜8aと略同じ厚さ分だけ酸化され、残りの厚み分は酸化されない。よって、第1ポリシリコン膜7の酸化されなかった部分は、除電用トレンチ5内でU字状の未酸化部7bとして残留する。また、シリコン窒化膜16上には、除電用トレンチ5内の未酸化部7bと同じ厚みの未酸化部7bが残留する。
以上により、SOIウエハ1が形成される。
【0063】
本実施形態に係るSOIウエハ1の製造方法によれば、SOIウエハ100の周縁部分E1におけるエッチングレートが、内側部分E2におけるエッチングレートよりも高い。よって、SOIウエハ100の周縁部分E1に活性層用半導体層4および絶縁酸化膜2aを貫通する除電用トレンチ5を形成すると同時に、SOIウエハ100の内側部分E2に活性層用半導体層4を貫通し絶縁酸化膜2aに到達する素子分離用トレンチ6を形成することができる。つまり、深さの異なるトレンチ5,6を簡易な方法で同時に形成することができる。また、本実施形態に係るSOIウエハ1の製造方法によれば、除電用トレンチ5では、活性層用半導体層4と支持基板用半導体層11とが電気的に導通した状態で第1ポリシリコン膜7が酸化されるので、除電構造Jが形成される。つまり、ポリシリコン18およびポリシリコン膜7の未酸化部7bを通じて外部から入ってくるマイナス電荷と、支持基板用半導体層11内のプラス電荷が打ち消し合い、支持基板用半導体層11内の除電が行われる。また、第2トレンチ6では、第2トレンチ6を挟んで活性層用半導体層4が相互に電気的に絶縁された状態となるように、第1ポリシリコン膜7が酸化されるので、素子分離構造Sが形成される。
【0064】
また、素子分離構造Sの各製造ステップと除電構造Jの各製造ステップが同時に行われる。特に、トレンチ形成ステップ(図4(b1),(b2)参照)において除電用トレンチ5と素子分離用トレンチ6が同時に形成され、成膜ステップ(図4(f1),(f2)参照)において第1ポリシリコン膜7と第2ポリシリコン膜8が同時に形成され、酸化ステップ(図4(g1),(g2)参照)において第1ポリシリコン膜7の酸化と第2ポリシリコン膜8の酸化が同時に行われる。よって、素子分離構造Sのみを形成する場合と比べて製造工程を増加させることなく、素子分離構造Sと除電構造Jを形成することができる。
【産業上の利用可能性】
【0065】
本発明は、除電構造と素子分離構造とを有するSOIウエハを、従来より少ない工程で製造することができるSOIウエハの製造方法およびSOIウエハ等に利用可能である。
【符号の説明】
【0066】
1 SOIウエハ
2 絶縁酸化膜(シリコン酸化膜)
2a 埋め込み酸化膜
2b 絶縁酸化膜のうち埋め込み酸化膜以外の部分
3 支持基板用半導体ウエハ
4 活性層用半導体層
5 第1トレンチ
6 第2トレンチ
7 第1ポリシリコン膜
8 第2ポリシリコン膜
11 支持基板用半導体層
12、15、17 シリコン酸化膜
13 フォーカスリング
14 静電チャック
16 シリコン窒化膜
18 ポリシリコン
T テラス部

【特許請求の範囲】
【請求項1】
表面に絶縁酸化膜が成膜された支持基板用半導体ウエハの第1主面に、活性層用半導体層が形成されたSOIウエハの製造方法であって、
前記SOIウエハの周縁部分に前記活性層用半導体層および前記絶縁酸化膜を貫通する除電用トレンチをエッチングで形成すると同時に、当該周縁部分より内側の内側部分に前記活性層用半導体層を貫通し前記絶縁酸化膜に到達する素子分離用トレンチをエッチングで形成するトレンチ形成ステップを備え、
前記トレンチ形成ステップは、前記周縁部分におけるエッチングレートが、前記内側部分におけるエッチングレートよりも高いことを特徴とする、SOIウエハの製造方法。
【請求項2】
前記トレンチ形成ステップをドライエッチングにより行い、エッチングイオンの衝突密度を、前記内側部分に比べて前記周縁部分で高くすることを特徴とする、請求項1に記載のSOIウエハの製造方法。
【請求項3】
前記トレンチ形成ステップにおいて、前記内側部分に第1電圧を印加するとともに、前記周縁部分に前記第1電圧よりも低い第2電圧を印加した状態で、エッチングイオンを衝突させることを特徴とする、請求項2に記載のSOIウエハの製造方法。
【請求項4】
前記トレンチ形成ステップにおいて、前記SOIウエハの前記周縁部分をフォーカスリングに載せるとともに、前記SOIウエハの前記内側部分を静電チャックに載せ、
前記フォーカスリングに前記第2電圧を印加するとともに、前記静電チャックに前記第1電圧を印加することを特徴とする、請求項3に記載のSOIウエハの製造方法。
【請求項5】
前記除電用トレンチの内壁面に第1ポリシリコン膜を形成すると同時に、前記素子分離用トレンチの内壁面に第2ポリシリコン膜を形成する成膜ステップをさらに備え、
前記成膜ステップは、前記第1ポリシリコン膜の膜厚を、前記第2ポリシリコン膜の膜厚よりも大きくすることを特徴とする、請求項1に記載のSOIウエハの製造方法。
【請求項6】
前記成膜ステップにおいて、前記第1ポリシリコン膜を形成する領域の温度を、前記第2ポリシリコン膜を形成する領域の温度よりも高くした状態とすることを特徴とする、請求項5に記載のSOIウエハの製造方法。
【請求項7】
前記除電用トレンチでは、前記活性用半導体層と前記支持基板用半導体ウエハとが電気的に導通した状態で前記第1ポリシリコン膜を酸化させ、前記素子分離用トレンチでは、当該素子分離用トレンチを挟んで前記活性用半導体層が相互に電気的に絶縁された状態となるように前記第2ポリシリコン膜を酸化させる酸化ステップをさらに備えることを特徴とする、請求項5に記載のSOIウエハの製造方法。
【請求項8】
表面に絶縁酸化膜が成膜された支持基板用半導体ウエハの第1主面に、活性層用半導体層が形成されたSOIウエハであって、
前記活性層用半導体層および前記絶縁酸化膜を貫通して前記支持基板用半導体ウエハに到達する除電用トレンチと、
前記活性層用半導体層を貫通して前記絶縁酸化膜に到達する素子分離用トレンチと、
前記除電用トレンチの内壁面に形成された第1ポリシリコン膜と、
前記素子分離用トレンチの内壁面に形成された第2ポリシリコン膜とを備え、
前記除電用トレンチでは、前記活性用半導体層と前記支持基板用半導体ウエハとが電気的に導通した状態で前記第1ポリシリコン膜が酸化され、
前記素子分離用トレンチでは、当該素子分離用トレンチを挟んで前記活性用半導体層が相互に電気的に絶縁された状態となるように、前記第2ポリシリコン膜が酸化された、SOIウエハ。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate


【公開番号】特開2013−115199(P2013−115199A)
【公開日】平成25年6月10日(2013.6.10)
【国際特許分類】
【出願番号】特願2011−259345(P2011−259345)
【出願日】平成23年11月28日(2011.11.28)
【出願人】(000003207)トヨタ自動車株式会社 (59,920)
【Fターム(参考)】