ＣＭＯＳイメージセンサ

【課題】単位画素を構成するトランジスタのゲート電極のＦＩＣＤ変動に起因するカラム固定パターンノイズの発生という問題を解決することができるイメージセンサを提供すること。
【解決手段】本発明は、フォトダイオードと、該フォトダイオードに蓄積された電荷を１つのカラムラインに転送する複数のトランジスタを備えるＣＭＯＳイメージセンサにおいて、駆動電流を増大させるため、前記複数のトランジスタの少なくともいずれか１つのトランジスタのソース領域がドレイン領域よりも大きい幅を有するように形成されたＣＭＯＳイメージセンサを提供する。これにより、単位画素内の駆動電流特性を改善することができ、且つ、カラム固定パターンノイズを除去することができる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体技術に関し、特に、ＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサに関する。
【背景技術】
【０００２】
近年、デジタルカメラは、インターネットを用いた映像通信の発展に伴い、その需要が急増する傾向にある。さらに、カメラが装着されたＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔ）、ＩＭＴ－２０００（ＩｎｔｅｒｎａｔｉｏｎａｌＭｏｂｉｌｅＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ－２０００）、ＣＤＭＡ（ＣｏｄｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ）端末機などのような移動通信端末機が普及するにつれ、小型カメラモジュールの需要が増加している。
【０００３】
カメラモジュールは、基本的にイメージセンサを備える。一般的に、イメージセンサとは、光学映像を電気信号に変換させる素子を指す。このようなイメージセンサには、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）イメージセンサや、ＣＭＯＳイメージセンサが広く使用されている。
【０００４】
このうち、ＣＣＤイメージセンサは、駆動方式が複雑で電力消費が多く、マスク工程が多いため製造工程が複雑で、信号処理回路をチップ内に実現することができず、ワンチップ（ｏｎｅｃｈｉｐ）化が難しいなどの短所がある。これに対し、ＣＭＯＳイメージセンサは、１つの単一チップ上に制御、駆動及び信号処理回路のモノリシック集積化が可能なため、最近、注目を集めている。しかも、ＣＭＯＳイメージセンサは、低電圧動作、低電力消費、周辺機器との互換性及び標準ＣＭＯＳ製造工程の有用性により、既存のＣＣＤイメージセンサに比べて製造コストが相対的に低い。
【０００５】
しかし、ＣＭＯＳイメージセンサにおいて、受光素子、例えば、フォトダイオードにより生成されたアナログ信号は、寄生キャパシタンス、抵抗、暗電流の漏れ又は半導体素子特性のばらつきなどにより生じる様々な寄生効果を有する。このような寄生効果は、半導体素子においては必然的に発生するものであって、イメージデータのＳＮ比（ＳｉｇｎａｌｔｏＮｏｉｓｅＲａｔｉｏ）の低下につながる。したがって、ノイズは、ＣＭＯＳイメージセンサの性能を制限する重要な要因として作用する。
【０００６】
ＣＭＯＳイメージセンサにおいて、ノイズが発生する原因は、イメージデータのサンプリングに関連するｋＴ／Ｃノイズ、イメージ信号を増幅するために用いられる回路に関連する１／ｆノイズ、及びセンサの信号処理回路のばらつきに関連する固定パターンノイズ（ＦＰＮ：ＦｉｘｅｄＰａｔｔｅｒｎＮｏｉｓｅ）などがある。このうち、ＦＰＮは、イメージ内に縦線又はストライプとして表れてユーザの目に入りやすいため、視覚的に非常によくない。
【０００７】
図１は、正方形状の単位画素を有する従来のＣＭＯＳイメージセンサを示す図である。
【０００８】
同図に示すように、画素アレイ１０を中心として、ロウアドレスを指定する場合、ロウデコード回路２０が画素アレイ１０の一方向に配置され、カラムアドレスを指定する場合、カラムデコード回路３０が画素データの出力に接続され、ロウデコード回路２０に直交する方向に配置される。
【０００９】
以下、このような構成を有するＣＭＯＳイメージセンサからデータを読み出す過程を説明する。
【００１０】
まず、ロウデコード回路２０で第１行を選択すると、カラムデコード回路３０で選択された第１行のそれぞれの画素に対する情報をデコードしてデータを読み出した後、それぞれの読み出されたデータ信号を増幅する。次いで、ロウデコード回路２０で第２行を選択すると、カラムデコード回路３０で選択された第２行のそれぞれの画素に対する情報をデコードしてデータを読み出した後、それぞれの読み出されたデータ信号を増幅する。この方法により、画素全体のデータを読み出す。
【００１１】
ＣＭＯＳイメージセンサに用いられる単位画素には様々な種類があるが、なかでも代表的なのは、３つのトランジスタと１つのフォトダイオードとからなる３－Ｔ（３－ｔｒａｎｓｉｓｔｏｒ）構造の画素、及び４つのトランジスタと１つのフォトダイオードとからなる４－Ｔ（４－ｔｒａｎｓｉｓｔｏｒ）構造の画素である。
【００１２】
図２は、従来のＣＭＯＳイメージセンサにおける単位画素の３－Ｔ構造を示す回路図である。
【００１３】
同図を参照すると、３－Ｔ構造の画素は、光を電子に変換して保存する１つのフォトダイオードＰＤと、３つのＮＭＯＳトランジスタとで構成されている。３つのＮＭＯＳトランジスタは、フォトダイオードＰＤの一端を電源電圧ＶＤＤにリセットするリセットトランジスタＲｘ、フォトダイオードＰＤに蓄積された電荷によって動作し、ソースフォロア構成としてバッファ増幅器の役割を果たすドライブトランジスタＤｘ、及びアドレスするためにスイッチング動作を行うセレクトトランジスタＳｘで構成される。
【００１４】
図４は、従来のＣＭＯＳイメージセンサにおける単位画素の４－Ｔ構造を示す回路図である。
【００１５】
同図を参照すると、４－Ｔ構造の画素は、１つのフォトダイオードＰＤと、４つのＮＭＯＳトランジスタとからなる。４つのＮＭＯＳトランジスタは、フォトダイオードＰＤに蓄積された光電荷をフローティングディフュージョン領域ＦＤに転送するトランスファトランジスタＴｘ、所望の値でフローティングディフュージョン領域ＦＤの電位をセットし、電荷を排出してフローティングディフュージョン領域ＦＤをリセットするリセットトランジスタＲｘ、フローティングディフュージョン領域ＦＤに蓄積された電荷によって動作し、ソースフォロア構成としてバッファ増幅器の役割を果たすドライブトランジスタＤｘ、及びスイッチングでアドレスできるようにするセレクトトランジスタＳｘで構成される。
【００１６】
このように、３－Ｔ構造の画素と４－Ｔ構造の画素との回路構成における最大の相違点は、トランスファトランジスタＴｘとフローティングディフュージョン領域ＦＤが存在するか否かである。３－Ｔ構造の画素は、信号レベルを先に検出した後、リセットトランジスタＲｘをターンオンさせてリセットレベルを検出する。これに対し、４－Ｔ構造の画素は、リセットトランジスタＲｘをターンオンさせてリセットレベルを予め検出した後、トランスファトランジスタＴｘをターンオンさせて信号レベルを検出する。
【００１７】
一方、図３は、図２に示す３－Ｔ構造の画素が１つのカラムラインを共有している画素アレイＡｒｒａｙを示す回路図である。同図に示すように、各単位画素ＵＰ１～ＵＰｎは、１つのカラムラインに共通して接続され、１つのロードトランジスタＬｏａｄと接続される。
【００１８】
図５は、図４に示す４－Ｔ構造の画素が１つのカラムラインを共有している画素アレイＡｒｒａｙを示す回路図である。同図に示すように、各単位画素ＵＰ１～ＵＰｎは、１つのカラムラインに共通して接続され、１つのロードトランジスタＬｏａｄと接続される。
【００１９】
図３及び図５に示すように、３－Ｔ構造及び４－Ｔ構造の画素は、複数個が１つのカラムラインを共有し、カラムラインを介して１つのロードトランジスタＬｏａｄと接続されるように構成され、図１のように、信号をカラムライン毎に読み出して出力する。
【００２０】
このように、複数個の画素から出力された画素データが１つのカラムラインを介して読み出されるため、処理過程において画素毎に発生するオフセットの差によりカラム固定パターンノイズ（ＦＰＮ）が発生する。このような固定パターンノイズの原因の１つが、隣接するトランジスタのゲート電極のＦＩＣＤ（ＦｉｎａｌＩｎｓｐｅｃｔｉｏｎＣｒｉｔｉｃａｌＤｉｍｅｎｓｉｏｎ）変動によるチャネル長の変化、及びそれによる飽和電流の変動である。
【００２１】
０．１８μｍのＣＭＯＳイメージセンサ技術を適用したトランジスタの特性を下記の表１に示す。
【００２２】
【表１】

【００２３】
図６Ａ及び図６Ｂ、前記表１のように、従来技術に係る単位画素は、ドライブトランジスタＤｘのゲート電極長Ｌ´とセレクトトランジスタＳｘとのゲート電極長Ｌが０．３５μｍとして同一に設計される。このため、駆動電流は、ドライブトランジスタＤｘとセレクトトランジスタＳｘで１５０μＡになり、ロードトランジスタＬｏａｄでは約２６０μＡになる。
【００２４】
一般的に、ＣＭＯＳイメージセンサの駆動時における駆動電流は、最小値を有するドライブトランジスタＤｘ又はセレクトトランジスタＳｘの駆動電流値で決定される。このため、ドライブトランジスタＤｘ又はセレクトトランジスタＳｘの製造工程は、精度よく制御されなければならない。
【００２５】
しかし、ドライブトランジスタＤｘとセレクトトランジスタＳｘのゲート電極を画定するためにエッチングを行う際には、ゲート電極のＦＩＣＤが変動するという問題が生じる。このようなゲート変動は、直ちに駆動電流を変動させ、カラム固定パターンノイズの原因となる。
【発明の開示】
【発明が解決しようとする課題】
【００２６】
そこで、本発明は、上記の問題を解決するためになされたものであり、その目的は、単位画素を構成するトランジスタのゲート電極のＦＩＣＤ変動に起因するカラム固定パターンノイズの発生という問題を解決することができるイメージセンサを提供することにある。
【課題を解決するための手段】
【００２７】
上記の目的を達成するための一観点による本発明は、フォトダイオードと、該フォトダイオードに蓄積された電荷を１つのカラムラインに転送する複数のトランジスタを備えるＣＭＯＳイメージセンサにおいて、駆動電流を増大させるため、前記複数のトランジスタの少なくともいずれか１つのトランジスタのソース領域がドレイン領域よりも大きい幅を有するように形成されるＣＭＯＳイメージセンサを提供する。
【００２８】
また、上記の目的を達成するための他の観点による本発明は、フォトダイオードと、該フォトダイオードに接続されたアクティブ領域と、該アクティブ領域に直交する複数のゲート電極を備えるＣＭＯＳイメージセンサにおいて、駆動電流を増大させるため、前記アクティブ領域が、少なくともいずれか１つの前記ゲート電極と重なる領域で互いに異なる幅を有するように形成されるＣＭＯＳイメージセンサを提供する。
【００２９】
本発明は、単位画素を構成するトランジスタの構造を対称構造から非対称構造に変更する。すなわち、各トランジスタのソース領域を選択的に拡張させ、単位画素内の駆動電流を改善させることにより、カラム固定パターンノイズが発生することを防止することができる。
【発明を実施するための最良の形態】
【００３０】
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。なお、明細書全体において、同じ図面符号（参照番号）で表示された部分は、同じ構成要素を表す。
【００３１】
＜実施形態＞
図７は、本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素の構造を説明するための平面図である。ここでは、４－Ｔ構造を有する単位画素を例示している。
【００３２】
同図を参照すると、本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素は、セレクトトランジスタＳｘのソース領域の幅Ｗ３がドレイン領域の幅Ｗ２よりも広く形成され、また、ドライブトランジスタＤｘのソース領域の幅Ｗ２がドレイン領域の幅Ｗ１よりも広く形成される。すなわち、アクティブ領域ＡＲがＷ１＜Ｗ２＜Ｗ３の順に大きな幅を有するように形成される。
【００３３】
同図に示すイメージセンサのトランジスタ電流Ｉｔｏｔは、下記の数式１で表される。
【００３４】
［数式１］
Ｉｔｏｔ＝Ｉｄｓａｔ［μＡ／μｍ］×Ｗ［μｍ］
ここで、「Ｗ」は、トランジスタのチャネル幅を表す。
【００３５】
数式１のように、トランジスタを流れる電流Ｉｔｏｔは、トランジスタのチャネル幅Ｗにより決定される。そのため、各トランジスタのチャネル幅Ｗを調節して各トランジスタを流れる電流を制御し、これにより、ゲート電極のＦＩＣＤ変動によって生じるカラム固定パターンノイズを除去することができる。すなわち、ＣＭＯＳイメージセンサでゲート電極のＦＩＣＤ変動によって生じるカラム固定パターンノイズは、ロードトランジスタＬｏａｄの飽和電流がセレクトトランジスタＳｘの飽和電流よりも大きく、セレクトトランジスタＳｘの飽和電流がドライブトランジスタＤｘの飽和電流よりも大きい場合に除去することができる。
【００３６】
同図に示すように、ドライブトランジスタＤｘと、セレクトトランジスタＳｘ及びロードトランジスタＬｏａｄ（図４を参照）との飽和電流の関係は、下記の不等式１で表される。下記の不等式１において、Ｉｄｓａｔ（Ｄｘ）は、ドライブトランジスタＤｘの飽和電流、Ｉｄｓａｔ（Ｓｘ）は、セレクトトランジスタＳｘの飽和電流、Ｉｄｓａｔ（Ｌｏａｄ）は、ロードトランジスタＬｏａｄの飽和電流を表す。
【００３７】
［不等式１］
Ｉｄｓａｔ（Ｄｘ）＜Ｉｄｓａｔ（Ｓｘ）＜Ｉｄｓａｔ（Ｌｏａｄ）
【００３８】
このように、前記不等式１が成立する構造を有するように、ドライブトランジスタＤｘのソース領域の幅Ｗ２をドレイン領域の幅Ｗ１よりも大きく形成し、セレクトトランジスタＳｘのソース領域の幅Ｗ３をドレイン領域の幅Ｗ２よりも大きく形成することにより、ゲート電極のＦＩＣＤ変動によって生じるカラム固定パターンノイズを除去することができる。
【００３９】
図７には、両方向に拡張されたアクティブ領域ＡＲ構造を例示しているが、アクティブ領域ＡＲの幅を増大させるための構造は、これに限らない。
【００４０】
アクティブ領域ＡＲを拡張させるための多様な構造は、図８Ａないし図８Ｅ、図９Ａないし図９Ｆ、及び図１０Ａないし図１０Ｆに示されている。
【００４１】
図８Ａ及び図８Ｂは、アクティブ領域ＡＲが一方向に拡張された構造を有する。すなわち、アクティブ領域は、図８Ａでは左側部分が垂直に突出した構造を有し、図８Ｂでは右側部分が垂直に突出した構造を有する。図８Ｃ及び図８Ｄは、アクティブ領域が一方向に拡張された構造を有するが、拡張されたアクティブ領域は、垂直ではなく、傾斜状に形成される。このとき、傾斜角θは、０゜＜θ＜９０゜の範囲である。図８Ｅは、両方向に拡張された構造を有するが、拡張されたアクティブ領域は、図８Ｃ及び図８Ｄと同様の傾斜構造を有する。
【００４２】
図９Ａないし図９Ｆは、ドライブトランジスタＤｘとセレクトトランジスタＳｘとの、Ｘで表されたコンタクト部の位置を除き、図８Ａないし図８Ｅに示すアクティブ領域ＡＲと同じ拡張構造を有する。つまり、図８Ａないし図８ＥにおけるドライブトランジスタＤｘとセレクトトランジスタＳｘとのコンタクト部Ｘは、アクティブ領域ＡＲの左側に位置するのに対し、図９Ａないし図９ＦにおけるドライブトランジスタＤｘとセレクトトランジスタＳｘとのコンタクト部Ｘは、アクティブ領域ＡＲの右側に位置する。
【００４３】
図１０Ａないし図１０Ｆは、拡張されたアクティブ領域ＡＲが階段状に突出した構造を例示している。
【００４４】
一方、上記実施形態では、ドライブトランジスタＤｘのソース領域とセレクトトランジスタＳｘのソース領域をいずれも拡張させたが、これは一例であって、セレクトトランジスタＳｘのソース領域のみを拡張させることもできる。すなわち、図７において、「Ｗ１」と「Ｗ２」は、同一の幅に形成し、「Ｗ３」のみが「Ｗ２」よりも大きな幅を有するように形成することもできる。これは、カラム固定パターンノイズに影響を与える要因が、ドライブトランジスタＤｘとセレクトトランジスタＳｘとのチャネル長の変動の組み合わせにより決定されるのではなく、ドライブトランジスタＤｘのチャネル長により決定されるからである。これは、ドライブトランジスタＤｘのソース領域を拡張させることが困難な場合、セレクトトランジスタＳｘのソース領域のみを拡張させるのに有用である。
【００４５】
この例は、セレクトトランジスタＳｘの特性ＩｄｓａｔをドライブトランジスタＤｘに対して向上させ、カラム固定パターンノイズに影響を与える因子を除去することもできる。セレクトトランジスタＳｘの特性の改善がチャネル長の減少によるものではなく、チャネル幅の増加によるものであるため、Ｉｏｆｆ、Ｂｖｄｓｓ特性などの劣化を防止することができる。一般的に、Ｉｏｆｆ、Ｂｖｄｓｓは、チャネル長により大きな影響を受けるものである。
【００４６】
図１１は、図７に示す本発明の実施形態に係るイメージセンサの単位画素において、ドライブトランジスタＤｘとセレクトトランジスタＳｘに適用された構造をトランスファトランジスタＴｘとリセットトランジスタＲｘに適用した例を説明するための平面図である。
【００４７】
同図を参照すると、トランスファトランジスタＴｘとリセットトランジスタＲｘを形成するアクティブ領域の幅は、実際、電子の流れ方向に沿って減少する構造を有する。
【００４８】
すなわち、トランスファトランジスタＴｘのソース領域であるフォトダイオードＰＤの幅は、ドレイン領域のフローティングディフュージョン領域ＦＤよりも広い幅を有し、リセットトランジスタＲｘのソース領域の幅Ｗ０は、リセットトランジスタＲｘのドレイン領域の幅Ｗ１よりも広い幅を有するように形成する。このようなアクティブ領域の幅の変動によって、駆動電流特性を向上させることができる。また、トランスファトランジスタＴｘの場合、電荷容量（ｃｈａｒｇｅｃａｐａｃｉｔｙ）の確保にも有用であると期待される。
【００４９】
具体的に、トランスファトランジスタＴｘとリセットトランジスタＲｘとにおいて、アクティブ領域の幅が変動すると、次の利点を得ることができる。
【００５０】
第一に、ソース領域の面積の増加により、キャリア濃度の増加に起因するトランスファトランジスタＴｘの特性を改善させることができる。これは、トランスファトランジスタＴｘの場合、ソース領域の面積が動的範囲を決定するためである。
【００５１】
第二に、画素領域の場合、フィールド領域ＦＩＬＤのエッジ部分から起因する暗電流源を隔離するため、フィールド領域ＦＩＬＤに、図１２Ａ及び図１２Ｂのように、注入工程を用いて、ｎ－チャネル停止層ＮＣＳＴを形成するが、この工程により、ボロンがアクティブ領域に拡散し、トランジスタの特性を劣化させる。したがって、トランスファトランジスタＴｘのソース領域をドレイン領域よりも広い幅を有するように形成することにより、このようなトランジスタの特性が劣化することを防止することができる。
【００５２】
第三に、複数の工程及び異常な状況により、飽和電流Ｉｄｓａｔが低下又は増加する場合、イメージセンサの光特性は低下する。この場合、トランスファトランジスタＴｘのソース領域をドレイン領域よりも広い幅を有するように形成することにより、このようなトランジスタの飽和電流の変動を防止し、均一性を向上させることができる。このような技術原理は、図１２Ａの構造に比べ、図１２Ｂの構造において飽和電流の均一性をより多く確保することができるためである。
【００５３】
リセットトランジスタＲｘのソース領域を拡張させるための多様な構造は、図１３Ａないし図１３Ｄに示されている。図１３Ａないし図１３Ｄを参照すると、リセットトランジスタＲｘのソース領域は、図１３Ａでは両方向に階段状に突出した構造を有し、図１３Ｂでは両方向に傾斜状に突出した構造を有する。このとき、傾斜角は、０゜＜θ＜９０゜の範囲である。図１３Ｃ及び図１３Ｄは、リセットトランジスタＲｘが一方向に拡張された構造を有する。具体的に、拡張されたリセットトランジスタＲｘは、図１３Ｃでは上の部分が垂直に突出した構造を有し、図１３Ｄは、下の部分が垂直に突出した構造を有する。
【００５４】
本発明によると、単位画素を構成するトランジスタのソース領域をドレイン領域の幅より選択的に広く形成することにより、単位画素内の駆動電流特性を改善させることができ、且つ、カラム固定パターンノイズを除去することができる。
【００５５】
以上、本発明は、上述した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００５６】
【図１】従来のＣＭＯＳイメージセンサの構成を示す構成図である。
【図２】従来のＣＭＯＳイメージセンサにおける３－Ｔ構造の単位画素の構成を示す回路図である。
【図３】図２に示す単位画素が複数個からなる画素アレイを示す回路図である。
【図４】従来のＣＭＯＳイメージセンサにおける４－Ｔ構造の単位画素の構成を示す回路図である。
【図５】図４に示す単位画素が複数個からなる画素アレイを示す回路図である。
【図６Ａ】単位画素のドライブトランジスタとセレクトトランジスタとを示す回路図である。
【図６Ｂ】単位画素のドライブトランジスタとセレクトトランジスタとを示す平面図である。
【図７】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素を示す平面図である。
【図８Ａ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素の他の例を示す平面図である。
【図８Ｂ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素の他の例を示す平面図である。
【図８Ｃ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素の他の例を示す平面図である。
【図８Ｄ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素の他の例を示す平面図である。
【図８Ｅ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素の他の例を示す平面図である。
【図９Ａ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図９Ｂ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図９Ｃ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図９Ｄ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図９Ｅ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図９Ｆ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図１０Ａ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図１０Ｂ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図１０Ｃ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図１０Ｄ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図１０Ｅ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図１０Ｆ】本発明の実施形態に係るＣＭＯＳイメージセンサの単位画素のさらに他の例を示す平面図である。
【図１１】本発明の他の実施形態に係るＣＭＯＳイメージセンサの単位画素を示す平面図である。
【図１２Ａ】図１１に示す単位画素の技術原理を説明するための概念図である。
【図１２Ｂ】図１１に示す単位画素の技術原理を説明するための概念図である。
【図１３Ａ】図１１に示す本発明の他の実施形態に係るＣＭＯＳイメージセンサの単位画素の他の例を示す平面図である。
【図１３Ｂ】図１１に示す本発明の他の実施形態に係るＣＭＯＳイメージセンサの単位画素の他の例を示す平面図である。
【図１３Ｃ】図１１に示す本発明の他の実施形態に係るＣＭＯＳイメージセンサの単位画素の他の例を示す平面図である。
【図１３Ｄ】図１１に示す本発明の他の実施形態に係るＣＭＯＳイメージセンサの単位画素の他の例を示す平面図である。
【符号の説明】
【００５７】
ＡＲアクティブ領域
Ｄｘドライブトランジスタ
ＦＤフローティングディフュージョン領域
ＰＤフォトダイオード
Ｒｘリセットトランジスタ
Ｓｘセレクトトランジスタ
Ｔｘトランスファトランジスタ
ＦＩＬＤフィールド領域

【特許請求の範囲】
【請求項１】
フォトダイオードと、該フォトダイオードに蓄積された電荷を１つのカラムラインに転送する複数のトランジスタを備えるＣＭＯＳイメージセンサにおいて、
駆動電流を増大させるため、前記複数のトランジスタの少なくともいずれか１つのトランジスタのソース領域がドレイン領域よりも大きい幅を有するように形成されることを特徴とするＣＭＯＳイメージセンサ。
【請求項２】
前記ソース領域が前記ドレイン領域よりも大きい幅を有するように形成されたトランジスタは、そのチャネル幅が、ゲート電極の下で互いに異なる幅を有するように形成されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項３】
前記チャネル幅が、前記ゲート電極の長手方向に少なくとも一側が突出した構造を有するように形成されることを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項４】
前記チャネル幅が、前記ゲート電極の長手方向に少なくとも一側が階段状に突出した構造を有するように形成されることを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項５】
前記チャネル幅が、前記ゲート電極の長手方向に少なくとも一側が、０＜θ＜９０゜の範囲の傾斜角θを有する、傾斜状に突出した構造を有するように形成されることを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項６】
前記複数のトランジスタが、
前記フォトダイオードに蓄積された電荷をフローティングディフュージョン領域に転送するトランスファトランジスタと、
前記フローティングディフュージョン領域をリセット電圧にリセットするリセットトランジスタと、
前記フローティングディフュージョン領域に蓄積された電荷を増幅して出力するドライブトランジスタと、
該ドライブトランジスタを介して増幅された信号をスイッチングして前記カラムラインに転送するセレクトトランジスタと
を備えることを特徴とする請求項１ないし５のいずれかに記載のＣＭＯＳイメージセンサ。
【請求項７】
前記フローティングディフュージョン領域が、前記リセットトランジスタのソース領域として機能することを特徴とする請求項６に記載のＣＭＯＳイメージセンサ。
【請求項８】
前記ドライブトランジスタのソース領域が、前記セレクトトランジスタのドレイン領域として機能することを特徴とする請求項７に記載のＣＭＯＳイメージセンサ。
【請求項９】
フォトダイオードと、該フォトダイオードに接続されたアクティブ領域と、該アクティブ領域に直交する複数のゲート電極を備えるＣＭＯＳイメージセンサにおいて、
駆動電流を増大させるため、前記アクティブ領域が、少なくともいずれか１つの前記ゲート電極と重なる領域で互いに異なる幅を有するように形成されることを特徴とするＣＭＯＳイメージセンサ。
【請求項１０】
前記アクティブ領域が、前記ゲート電極と重なる領域で、前記ゲート電極の長手方向に少なくとも一側が突出した構造を有するように形成されることを特徴とする請求項９に記載のＣＭＯＳイメージセンサ。
【請求項１１】
前記アクティブ領域が、前記ゲート電極と重なる領域で、前記ゲート電極の長手方向に少なくとも一側が階段状に突出した構造を有するように形成されることを特徴とする請求項１０に記載のＣＭＯＳイメージセンサ。
【請求項１２】
前記アクティブ領域が、前記ゲート電極と重なる領域で、前記ゲート電極の長手方向に少なくとも一側が、０＜θ＜９０゜の範囲の傾斜角θを有する、傾斜状に突出した構造を有するように形成されることを特徴とする請求項１１に記載のＣＭＯＳイメージセンサ。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６Ａ】

【図６Ｂ】

【図７】

【図８Ａ】

【図８Ｂ】

【図８Ｃ】

【図８Ｄ】

【図８Ｅ】

【図９Ａ】

【図９Ｂ】

【図９Ｃ】

【図９Ｄ】

【図９Ｅ】

【図９Ｆ】

【図１０Ａ】

【図１０Ｂ】

【図１０Ｃ】

【図１０Ｄ】

【図１０Ｅ】

【図１０Ｆ】

【図１１】

【図１２Ａ】

【図１２Ｂ】

【図１３Ａ】

【図１３Ｂ】

【図１３Ｃ】

【図１３Ｄ】

[ Back to top ]

ＣＭＯＳイメージセンサ

Site menu:

次の公報 »

« 前の公報