【課題】絶縁層の電気的絶縁特性が損なわれることなく、かつ良好な放熱性を確保する。
【解決手段】導電性を有する板状のダイパッド１０と、ダイパッドの一面に固定される半導体チップ２０と、導電性を有しかつ帯板状に形成されて、その長手方向の一端部が前記半導体チップに電気接続されるリード３０と、ダイパッドの他面に接合される放熱部材４０と、少なくともリードの他端部が露出するように、リードの一端部、ダイパッド及び半導体チップを封止するモールド樹脂５０とを備える。放熱部材は、ダイパッドの他面に接合材を介して接合される金属箔４１、半導体チップから生じる熱を放散する放熱部４２、及び放熱部と金属箔との間に介装される絶縁層４３を有する。 （もっと読む）

【課題】プリント配線基板上に搭載されるＦＥＴに流れる電流を、ＦＥＴオン時のオン抵抗Ｒｏｎと配線パターン抵抗Ｒｐによる電圧降下Ｖ_ＤＧを基に検出する際に、配線パターンの抵抗Ｒｐにより発生する電圧降下分（オフセット分）をキャンセルして、ＦＥＴ（Ｑｏ）のドレイン・ソース間電圧Ｖ_ＤＳを検出する。
【解決手段】本発明の電流検出回路１は、ＦＥＴ（Ｑｏ）のドレイン端子Ｄと回路グランドＧとの間に、第１の抵抗Ｒｄと第２の抵抗Ｒｏの抵抗直列回路を接続する。そして、第２の抵抗Ｒｏｎと第１の抵抗Ｒｄの抵抗値の比（Ｒｏ／Ｒｄ）が、ＦＥＴ（Ｑｏ）のオン抵抗Ｒｏｎと配線パターンＲｐの抵抗値の比（Ｒｏｎ／Ｒｐ）に一致するように設定する。そして、この第１の抵抗Ｒｄと第２の抵抗Ｒｏとの接続点（ノードＮ１）と回路グランドＧとの間の電圧ＶＲｏを、ＦＥＴ（Ｑｏ）に流れる電流の検出信号として出力する。 （もっと読む）

【課題】表面実装型の半導体装置を回路基板の搭載面に実装した状態において、半導体チップの熱を効率よく外部に逃がせるようにする。
【解決手段】導電性を有する板状のダイパッド１０と、ダイパッドの上面に固定される半導体チップ２０と、導電性を有する帯板状に形成されて、その長手方向の一端部が半導体チップに電気接続されるリード３０，４０と、ダイパッドの下面に重ねて固定される放熱基板５０と、リードの他端部４２及び放熱基板の下面５０ｂが露出するように、ダイパッド、半導体チップ、リード及び放熱基板を封止するモールド樹脂６０とを備え、放熱基板が、その下面をなして導電性を有する金属板５１、電気的な絶縁性を有する絶縁層５２、及び、金属板よりも薄い導電性層５３を順番に積層して構成され、放熱基板の下面が、リードの他端部のうち回路基板の搭載面に対向させる接合面３２ｂ，４２ｂと同一方向に向いている半導体装置１を提供する。 （もっと読む）

【課題】絶縁層の電気的絶縁特性が損なわれることなく、かつ良好な放熱性を確保する。
【解決手段】半導体チップ２０と、導電性を有しかつ帯板状に形成されて、その長手方向の一端部が半導体チップに電気接続されるリード３０と、半導体チップから生じる熱を放散する放熱部材４０と、少なくともリードの他端部が露出するように、リードの一端部及び半導体チップを封止するモールド樹脂５０とを備える。放熱部材４０は、半導体チップ及びリードにそれぞれ電気接続される金属箔４１、半導体チップから生じる熱を放散する放熱部４２、及び放熱部と金属箔との間に介装される絶縁層４３を有する。金属箔４１は、半導体チップが搭載されかつリードに電気接続されるチップ搭載部４１Ａと、半導体チップ及びリードにそれぞれ電気接続されるリード接続部４１Ｂに分離して形成される。 （もっと読む）

【課題】汎用性に優れているうえ、外観不良や電気接続不良を招き難い高品質な半導体装置を提供すること。
【解決手段】半導体チップに対して電気接続された端子板１２、１３と、半導体チップ及び端子板の一端部を内部に封入するように成形された第１モールド樹脂１５と、を具備する本体ユニット２と、上端面にナット２１を組み込む収納凹部２３が形成された第２モールド樹脂２０を具備し、本体ユニットに対して着脱自在に組み合わされる分離ユニット３と、を備え、端子板の他端部は、第１モールド樹脂から突出すると共に、その突出方向の先端部１３ｄが第１モールド樹脂の上方を覆うように折曲形成され、端子板の先端部にはねじ孔１７が形成され、分離ユニットは、スライド移動により第１モールド樹脂の上端面と端子板の先端部との間に位置すると共にナットがねじ孔に対して対向配置されるように本体ユニットに対して組み合わされる半導体装置１を提供する。 （もっと読む）

【課題】薄型化を図ることができる半導体装置を提供すること。
【解決手段】ベース基板２と、該ベース基板の上面側に形成された回路パターン部３、４と、該回路パターン部上に搭載された半導体チップ５と、回路パターン部上に取り付けられ、該回路パターン部を介して半導体チップに電気接続された端子部材６、７と、ベース基板の上面に成形され、回路パターン部、半導体チップ及び端子部材を内部に封入したモールド樹脂８と、を備え、端子部材は、上端面がモールド樹脂の外面に露出していると共に該上端面に開口したねじ孔６ａ、７ａを有する筒状に形成されている半導体装置１を提供する。 （もっと読む）

【課題】本体部の外面上に複数の外部端子を配置した半導体装置において、本体部を大型化させたり部品点数を増加させることなく外部端子間の絶縁距離の増大を図る。
【解決手段】複数の外部端子１２の少なくとも一つに、他の外部端子側を向く部位を切り欠く切り欠き部１７が設けられ、この切り欠き部１７によって、前記一つの外部端子１２のネジ挿通孔１６が前記他の外部端子側に向けて開放される。 （もっと読む）

【課題】少ない部品点数で構成することができ、電源効率を有効に改善することができるスイッチング電源装置を提供する。
【解決手段】本発明によるスイッチング電源装置（１０）は、直流入力を交流に変換するスイッチング回路をなすトランジスタ（Ｑ１）と、前記交流が入力された非絶縁型トランス（Ｔ）と、非絶縁型トランスから出力された交流を整流するダイオード（Ｄ２）と、ダイオード（Ｄ２）の出力部から非絶縁型トランス（Ｔ）の入力部に向かう電流方向を順方向として、ダイオード（Ｄ２）の出力部と非絶縁型トランス（Ｔ）の入力部との間に接続されたダイオード（Ｄ３）とを備える。スイッチング動作の過程でダイオード（Ｄ２）のカソード側に発生したサージが、ダイオード（Ｄ３）を介して非絶縁型トランス（Ｔ）の１次側に吸収される。 （もっと読む）

【課題】高い逆方向耐圧ＶＲ及び低いリーク電流ＩＲを維持したまま、順方向降下電圧ＶＦを低くしたり、逆回復時間ｔｒｒを短くしたりすることが可能な半導体装置を提供する。
【解決手段】ｎ^＋型半導体層１１２とｎ⁻型半導体層１１４とを有する半導体基体１１０と、ｎ⁻型半導体層１１４の表面に選択的に形成されたｐ^＋型拡散領域１２０と、ｎ⁻型半導体層１１４及びｐ^＋型拡散領域１２０の表面上に形成され、ｎ⁻型半導体層１１４との間でショットキー接合を形成し、ｐ^＋型拡散領域１２０との間でオーミック接合を形成するバリアメタル層１３０とを備える半導体装置であって、半導体基体１１０には、ｎ⁻型半導体層１１４の表面で濃度が最も高くなるように重金属としての白金が拡散されている。 （もっと読む）

【課題】サイリスタ構造を有し、従来よりもオン抵抗の低い半導体装置を提供する。
【解決手段】第１のｐ型半導体層１２０，１２２と、第１のｎ型半導体層１１０と、第２のｐ型半導体層１３０，１３２と、第２のｎ型半導体層１４０と、第１のｐ型半導体層１２０，１２２に接続されたアノード電極Ａと、第２のｎ型半導体層１４０に接続されたカソード電極Ｋと、第２のｐ型半導体層１３０，１３２に接続されたゲート電極Ｇとを備え、第２のｎ型半導体層、第２のｐ型半導体層及び第１のｎ型半導体層からなる第１のトランジスタＴＲ１と、第１のｐ型半導体層、第１のｎ型半導体層及び第２のｐ型半導体層からなる第２のトランジスタＴＲ２とが組み合わされたサイリスタ構造を有する半導体装置であって、第１のｎ型半導体層１１０，１５０に接続され、第１のトランジスタＴＲ１のコレクタ電流を外部に取り出すための第４の電極Ｓをさらに備える半導体装置。 （もっと読む）