説明

セイコーエプソン株式会社により出願された特許

50,251 - 50,260 / 51,324


【課題】 被処理媒体に磁気インク文字を連ねて形成された文字列を読取る際に、サインや背景模様などの影響による光学読取装置の誤読取を抑制することができ、それによって読取率を向上させることができる、磁気インク文字読取装置、磁気インク文字読取装置の制御方法、磁気インク文字読取方法、及びプログラム、並びにPOS端末装置を提供する。
【解決手段】 磁気インク文字の文字列を読取る磁気文字読取装置は、磁気読取機構45を有する磁気読取部と、光学読取機構47を有する光学読取部とを備える。磁気読取結果と光学読取結果とを比較し(ステップS5)、結果が異なる場合には、再度光学読取を実施する(ステップS6)。再度光学読取を実施する場合には、磁気読取結果光学読取結果とが異なる読取対象を少なくとも含む2値化画像を形成するときの閾値を変更する。 (もっと読む)


【課題】電力切断保護回路を制御するための回路及び方法。
【解決手段】電力切断保護制御回路及び方法。メモリペア及び選択回路を設ける。メモリペアはその第1及び第2記憶素子のそれぞれの記憶入力で使用可能になるデータを格納し、その格納されたデータをそれぞれの記憶出力に供給する。メモリペアには第1及び第2記憶素子のうちの一つの出力をスイッチの第1制御状態に対応するようにさせ、第1及び第2記憶素子の他方をスイッチの第2制御状態に対応するようにさせる極性選択入力がある。選択回路は入力がメモリペアのそれぞれの記憶出力に接続され、出力がスイッチを制御するためにスイッチの制御線に接続されている。選択回路の選択線は、第1及び第2記憶素子の記憶出力の一方又は他方を選択するために、入力間で選択する。 (もっと読む)


【課題】センスアンプ回路の回路規模を小さくできるメモリ装置の提供。
【解決手段】この発明は、センスアンプ回路140を、キャパシタアレイ110、112のビット線毎に配置される電位検出部150−0〜150−mと、この電位検出部150−0〜150−mに共通に使用するデータ判別部160とに独立させた。また、この発明では、キャパシタアレイ110の強誘電体キャパシタに保持される任意のデータを読み出すときには、それに対応するキャパシタアレイ112の2つのダミーキャパシタに保持される所定のデータをそれぞれ読み出して参照データとして使用し、一方、キャパシタアレイ112の強誘電体キャパシタに保持される任意のデータを読み出すときには、それに対応するキャパシタアレイ110の2つのダミーキャパシタに保持される所定のデータをそれぞれ読み出して参照データとして使用するようにした。 (もっと読む)


【課題】 フォトリソグラフィーの使用を減らして有機EL表示装置等の表示装置を製造することを可能とする表示装置の製造方法を提供することを目的とする。
【解決手段】 本発明の表示装置の製造方法は、基板上(10)に少なくとも第1の電極膜(11)、発光膜(13)及び第2の電極膜(14)を形成してなる表示装置の製造方法において、少なくともいずれかの膜をレーザエッチングによってパターニングすることを特徴とする。 (もっと読む)


【課題】大型基板のエッジ部のフォトレジスト膜や薄膜の剥離を防止する。
【解決手段】レチクル50に形成された回路パターン51a〜51dを、半導体装置を複数枚取りする大型基板1上のレジスト膜に転写してパターンニングを行うに際し、大型基板1のエッジ部1a全周に、回路パターン51a〜51dが転写されない一定幅の非露光領域1bを、基板エッジブラインド41により形成する。 (もっと読む)


【課題】 簡易な方法でヒューズを溶断することにより製造コストを低減できる半導体装置及びその製造方法を提供する。
【解決手段】 本発明に係る半導体装置は、層間絶縁膜20上に形成されたヒューズ素子22と、前記ヒューズ素子22の一端に繋げられた第1のパッド23aと、前記ヒューズ素子22の他端に繋げられた第2のパッド23bと、ヒューズ素子22、第1、第2のパッド23a,23b及び層間絶縁膜20の上に形成されたパッド保護膜24と、パッド保護膜24に形成され、第1のパッド23a上に位置する第1のパッド開口部24aと、パッド保護膜に形成され、第2のパッド23b上に位置する第2のパッド開口部24bとを具備し、ヒューズ素子22は、第1のパッドと第2のパッドとの間に電流を流して溶断されるものである。 (もっと読む)


【課題】 抵抗率のばらつきによる抵抗値のばらつきをもなくすため、抵抗素子の抵抗値を正確に知ることが可能であって、かつ、抵抗値を知るために回路領域が制限されることがない半導体装置の製造方法を提供する。
【解決手段】 抵抗素子を構成するポリシリコン膜と共にスクライブライン9上にもポリシリコン膜を成膜し、スクライブライン9上に成膜されたポリシリコン膜をパターニングし、モニタパターン7を形成する。また、モニタパターン7を使ったポリシリコン膜の抵抗率の測定結果に基づいて、抵抗素子を構成するポリシリコン膜を、このポリシリコン膜よりも上方に設けられる膜と同時にエッチングする。 (もっと読む)


【課題】 表示品質を向上させ、さらには品質寿命を向上させることが可能な表示装置の提供を目的とする。
【解決手段】 本発明の表示装置は、複数の画素にて構成される表示領域2aを備える表示装置であって、前記表示領域2aが、第1発光波長範囲を示す第1画素群にて構成される第1表示領域21と、該第1発光波長範囲とは異なる第2発光波長範囲を示す第2画素群にて構成される第2表示領域22とを備えることを特徴とする。 (もっと読む)


【課題】 プローブカードの構造を複雑にせず、更に、電極部に対し確実にプローブ針を接触させ外れる頻度を減らし、正確な電気特性検査ができるプローブカード及びプローブカードの測定方法を提供する。
【解決手段】 プローブ針31は、電極部12と電気的に接続される触針41と、位置決め手段である突起部42と、吸収部であるバネ43とを有する。プローブ針31と電極部12とが接触するとき、触針41と突起部42とを同時に接触し、更にプローブ針31が電極部12に対し押圧力を加える。このとき、プローブ針31は、突起部42によって、触針41の横方向への摺動を規制することができ、確実に触針41と電極部12とを接触させることが可能になる。 (もっと読む)


【課題】 微細化された半導体装置において、半導体素子相互間及び配線相互間に層間絶縁膜が十分に埋め込む。
【解決手段】半導体基板1に形成された半導体素子と、半導体素子上及び半導体基板1上に位置し、下地膜としての第1の絶縁膜9aと、第1の絶縁膜9a上に位置し、OとTEOSを反応させるCVD法により形成された第2の絶縁膜9bと、第2の絶縁膜9b上に位置し、プラズマCVD法により形成され、表面がCMP法により平坦化された第3の絶縁膜9cと、第1乃至第3の絶縁膜に形成され、半導体素子上に位置する接続孔10a,10bと、接続孔10a,10bに埋め込まれた導電体11a,11bと、第3の絶縁膜9c上に形成され、導電体11a,11bを介して半導体素子に接続する配線12a,12bとを具備する。 (もっと読む)


50,251 - 50,260 / 51,324