【課題】メッキ膜厚のウェハ面内均一性を向上させる。
【解決手段】本発明の例に関わる半導体装置は、メタル配線を用いた多層配線構造を有する半導体集積回路が形成され、各々が独立したチップになる複数のチップ領域１１と、メタル配線を用いた多層配線構造を有し、複数のチップ領域の各々を取り囲む複数のチップリング１２とを備え、複数のチップリング１２は、互いに電気的に接続される。 （もっと読む）

【課題】筐体を薄型に保ちつつ印刷配線基板の強度を高く維持し、これにより装置の信頼性向上を図る。
【解決手段】印刷配線基板３にメモリカード用コネクタ４を避けるための切欠部３１を形成すると共に、印刷配線基板３の両面側に上記切欠部３１を間において相対向するように第１及び第２の補強板５，６を配置する。そして、上記メモリカード用コネクタ４を、上記切欠部３１を通して上記第１の補強板５上に載置固定した状態で、当該第１補強板５と上記第２の補強板６とで上記印刷配線基板３をその両面から挟み込んだ状態でネジ７，８により固定する。 （もっと読む）

【課題】完全ＣＭＯＳ型ＳＲＡＭセルとして、セル面積とコストを大きく増やすことなくソフトエラー耐性を向上すること。
【解決手段】第１（２）の駆動用および負荷用ＭＩＳＦＥＴのゲート電極が、第１（２）の転送用ＭＩＳＦＥＴのゲート電極と別に一体型のＮ型ポリシリコンで形成され、該Ｎ型ポリシリコン中の不純物濃度が制御されて第１（２）の抵抗素子が形成されており、第１および第２の抵抗素子が、それぞれ、第１または第２の負荷用ＭＩＳＦＥＴのゲート電極の先であって、第１または第２の駆動用ＭＩＳＦＥＴとは逆方向側に形成されており、第２（１）のインバータの出力ノードからの配線が、第１（２）の抵抗素子となるＮ型ポリシリコンの上部に形成されたコンタクト電極に繋がり、第１および第２の負荷用ＭＩＳＦＥＴが、Ｎ型ゲート電極をもつ。 （もっと読む）

【課題】プリント配線板の一部領域をノズルで覆い、その部分を、溶解した半田で過熱して半田付けする上で、スルーホール部における半田付け品質を向上する。
【解決手段】ノートＰＣ２０は、表面と裏面に配置された銅箔２ａ，２ｂを導通させるために設けた貫通口に金属メッキ加工を施したスルーホール４，１３を形成したガラスエポキシ樹脂板１ａと、このガラスエポキシ樹脂板１ａの銅箔２ｂに積層し、スルーホール１３を含むように形成され、表面からスルーホール１３に挿入されたリード６を半田付けするための端子パッド１２ｂと、この端子パッド１２ｂとは分離して裏面の銅箔２ｂに積層形成され、裏面の銅箔２ｂを介してスルーホール１３に熱を伝える熱伝導パッド１０とを備える。 （もっと読む）

【課題】 寄生抵抗を低減して駆動能力を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】 ゲート絶縁膜４０を介して形成されたゲート電極５０と、ゲート電極側壁５５A及び５５Bと、半導体基板２０の表面部分において、チャネル領域６０の両側に、ゲート電極側壁５５A及び５５Bの下方にそれぞれ形成された第１のソース領域７０B及び第１のドレイン領域７０Aと、第１のソース領域７０Bより接合深さが深い第２のソース領域９０B、及び第１のドレイン領域７０Aより接合深さが深い第２のドレイン領域９０Aと、チャネル領域６０の両側にチャネル領域６０を挟むように、第１のソース領域７０B及び第１のドレイン領域７０Aより深い領域まで形成された所定の半導体材料を不純物として含む層８０B及び８０Aとを備えることを特徴とする。 （もっと読む）

【課題】 本発明は、寄生トランジスタ動作、ゲート電極とソース領域及びドレイン領域との間のリーク電流及び容量の増大を防止することができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 半導体基板上に第１の絶縁膜を介して形成された凸型形状の半導体層と、第１の絶縁膜上に形成され、半導体層の底部から所定の高さまで埋没する程度の膜厚を有する絶縁膜と、半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を介して形成されたゲート電極と、半導体層内において、ゲート電極が形成されていない領域に形成されたソース領域及びドレイン領域とを備えることを特徴とする。 （もっと読む）

【課題】超電導体と超電導体の保護抵抗とを並列接続した構成を有し、超電導体と保護抵抗の損傷を防止できる超電導限流素子を提供する。
【解決手段】基材上に設けられた超電導体と、超電導体の保護抵抗とを並列接続した超電導限流素子であって、冷却温度における保護抵抗の値Ｒ_nが下記の式
【数１】


（ここで、ρ_yは臨界温度直上における超電導体の抵抗率、ｄは超電導体の厚さ、Ｗは超電導体の幅、ｌは超電導体が常伝導転移した領域の長さ、Ｉ_qは限流開始電流値、Ｐ_sは超電導体が設けられた基材が破壊しない最大熱負荷である。）
を満足する超電導限流素子。 （もっと読む）

【課題】 ＳＲＡＭセルのサイズが縮小化された場合、ゲート電極配線の抵抗要素の抵抗値を調整してＳＲＡＭセルを形成できるようにする。
【解決手段】 ＳＲＡＭセルの製造時において、１回目に不純物イオンを注入するときにはイオン濃度を比較的高く低加速電圧の条件でイオン注入し、ソース／ドレイン拡散層１３を形成する。２回目に不純物イオンを注入するときには、イオン濃度を比較的低く高加速電圧の条件でイオン注入し、第１の多結晶シリコン膜６の抵抗値を調整する。 （もっと読む）

【課題】 信頼性の高い半導体装置を実現するために、寄生容量の大きな半導体装置を提供する。
【解決手段】 半導体装置は、第１方向に延在する突出部１ｂを有する半導体基板１を含む。ゲート絶縁膜１１は、突出部の上面上および第１方向に沿う側面上に配設される。ゲート電極１２は、第１部分１２ａと第２部分１２ｂを有する。第１部分は、突出部と交差し、且つ突出部の上面上のゲート絶縁膜上に配設される。第２部分は、突出部の側面上のゲート絶縁膜上に配設され、且つ第１方向における長さが第１部分の第１方向における長さより長い。１対のソース／ドレイン領域１３が、ゲート電極の第１部分の下方の領域を挟むように突出部の表面に形成される。 （もっと読む）

【課題】 ゲート−ドレイン間の容量が小さく、尚且つ、オン抵抗の低いパワー半導体装置を提供する。
【解決手段】
半導体装置１００は、Ｎ型の半導体層２０と、半導体層２０の表面に形成されたＰ型のソース３０およびＰ型のドレイン４０と、ソース３０とドレイン４０との間のチャネル領域上にゲート絶縁膜６０を介して設けられたゲート電極７０であって、チャネル領域のチャネル長方向の長さがＬｇであるゲート電極７０と、チャネル領域にイオン注入して形成されたボディ領域８０であって、深さがＸｊ、ゲート絶縁膜６０を介してゲート電極７０と対向するイオン注入された部分のチャネル長方向の長さがＬａであるボディ領域８０とを備え、Ｌａ≦Ｌｇ−Ｘｊを満たすことを特徴とする。 （もっと読む）