説明

松下電子工業株式会社により出願された特許

11 - 20 / 43


【課題】ドライバから出力される送信デジタル信号を信号配線を介してレシーバに伝送する伝送回路を有する電子装置に関し、信号伝送の高速化を図る。
【解決手段】配線基板20に形成する電源配線27及び接地配線28をカップリング係数を大とする等長平行配線からなるペア配線構造とし、CMOS差動ドライバ30に供給すべき相補信号エネルギーに対して電源・接地配線ペア26を電磁界がほぼ閉じた伝送線路として機能させる。 (もっと読む)


【課題】 ダイパッドが封止樹脂の上面から露出した樹脂封止型半導体装置の特性を改善する。
【解決手段】 信号接続用リード12の外方部分が封止樹脂17から露出して外部電極18として機能し、ダイパッド13の上面が封止樹脂の上面側で露出している。ダイパッド13の下面に、主面を下方に向けた半導体チップ15が接合されており、半導体チップ15の電極パッドと信号接続用リード12の内方部分の下面とは、金属細線16により互いに電気的に接続されている。ダイパッド13の上面側にハーフエッチ等が施され、全体的に薄く形成されている。封止樹脂17がダイパッド13の上方に薄く存在するので、ダイパッド13に対する封止樹脂の保持力が大きい。半導体チップ15の厚みを薄くしなくても、樹脂封止型半導体装置全体の薄型化が可能である。 (もっと読む)


【課題】 グラファイトインキにおいて、解重合性有機バインダと有機溶媒とからなるビヒクル、グラファイト粉末、及び充填剤を含有させることにより、インキの粘性挙動を抑制し、版への充填性や作業性を向上しするとともに、光ヌケのない隠蔽力のある、高品位・高品質のグラファイトインキを提供する。
【解決手段】 スチール製3本ロールを用い、平均粒径0.4μmのグラファイト21重量%、重量平均分子量3700のi−ブチルメタクリレート・α−メチルスチレン樹脂34.5重量%、ジエチレングリコールモノブチルエーテル34.5重量%、オクチル酸珪素3重量%、メタアクリル系オリゴマー1.5重量%及び平均粒径0.2〜0.3μmの酸化チタン5.5重量%からなる組成のミルベースをロールに6回通して練肉し、グラファイトインキを作成する。 (もっと読む)


【課題】 従来の酸化物陰極に比べて、長時間動作におけるエミッション電流の低下が小さく、CRTにおいて更なる高電流密度化を行っても、十分な寿命の得られる酸化物陰極を実現する。
【解決手段】 酸化物陰極は、ヒータコイル1と、このヒータコイル1を内蔵した筒状のスリーブ2と、このスリーブ2の一端開口部に設けた微量のマグネシウム等の還元性元素を含む基体3と、この基体3上に、ジルコニウムを含有したアルカリ土類金属酸化物の粒子5からなる電子放射物質層を被着して構成される。 (もっと読む)


【課題】 安定器不要の放電ランプよりなる新規な調光性ランプ装置を提供する。
【解決手段】 放電ランプの電極あるいはその近傍に、大きな正の抵抗温度係数を有する電流制限素子を前記放電ランプと直列接続して設け、放電ランプの点灯中の熱によって直列抵抗値を増大させ電流制限をし、商用電源で直接に連続点灯する。 (もっと読む)


【課題】 半導体装置の一部を構成する強誘電体や白金の微細加工を容易に実現できるようにする。
【解決手段】 半導体基板1の上にデバイス絶縁膜2を形成し、その上に下層白金膜3、強誘電体膜4、上層白金膜5及びチタン膜6を順次形成し、更にその上に所望のパターンのフォトレジストマスク7を形成する。この際、チタン膜6の厚さを、上層白金膜5と強誘電体膜4と下層白金膜3とからなる積層膜の厚さの合計の十分の一以上に設定する。次に、ドライエッチング法でチタン膜6をエッチングし、フォトレジストマスク7を灰化処理により除去する。このようにしてパターン化されたチタン膜6をマスクとし、かつ酸素ガスの体積濃度を40%に設定した塩素と酸素との混合ガスのプラズマを用いたドライエッチング法により、3層の積層膜3〜5をエッチングする。更に、塩素ガスのプラズマを用いたドライエッチング法でチタン膜6を除去する。 (もっと読む)


【課題】 すべてのスルーホール内における上層配線のカバレッジを良好にするとともに、スルーホール内にポリマー等が残存するのを防止し、信頼性を向上できる多層配線構造を実現する。
【解決手段】 下地段差の影響により、領域Aと領域Bにおける下層配線15に高低差が生じるため、領域Bのスルーホール19の周囲近傍の層間絶縁膜16に段差をつけて平坦化した表面よりも低くして、領域Aと領域Bの各スルーホール19の周囲近傍の層間絶縁膜16の厚さをほぼ同じにし、領域Aと領域Bのスルーホール19の深さをほぼ同じにすることにより、領域Aと領域Bのスルーホール19のアスペクト比をほぼ同じとし、高アスペクト比のスルーホールが無くなり、領域Aと領域Bのスルーホール19における上層配線20のカバレッジが良好となる。過剰にオーバーエッチされるスルーホールも無くなり、ポリマー等が残存するのを防止できる。 (もっと読む)



【課題】 回路シミュレーションにおいて実デバイスのドレイン電流及びゲート容量を共に精度良く再現することができるような,回路情報を抽出する。
【解決手段】 トランジスタ部形状認識手段1はマスクレイアウトデータ11からトランジスタ部の形状を認識し、トランジスタ部形状データ12を生成する。トランジスタサイズ計算手段2はトランジスタ部形状データ12に基づいて、回路シミュレーションにおけるドレイン電流が実デバイスにおけるドレイン電流と合致するような等価トランジスタサイズを求め、トランジスタサイズデータ14として出力する。補正容量生成手段3は前記等価トランジスタサイズを用いた回路シミュレーションと実デバイスとにおけるゲート容量の差を求め、求めた差に相当する容量値を有する補正容量を仮想的に生成する。ネットリスト出力手段4はトランジスタサイズデータ14及び補正容量データ17を回路シミュレーションに用いる回路情報としてネットリスト18に反映させる。 (もっと読む)


【課題】 未知の光軸ズレ角を有する半導体レーザ装置を用いて光軸ズレ角測定装置の光軸基準を校正する。
【解決手段】 光軸ズレ角測定装置の仮の光軸基準Sを設定し、該設定した仮の光軸基準Sに基づいて校正用半導体レーザ装置20の第1の光軸ズレ角Δθ1 をホトダイオード32で測定し、同半導体レーザ装置20を180度回転させた状態で第2の光軸ズレ角Δθ2 を再度ホトダイオード32で測定し、該測定した第1及び第2の光軸ズレ角Δθ1 ,Δθ2 の平均値から光軸ズレ角測定装置の真の光軸基準S0 を求める。この際、光軸ズレ角測定装置の真の光軸基準S0 と仮の光軸基準Sとのなす角度Δθm は、等式Δθm =(Δθ1 +Δθ2 )/2で与えられる。平均値を求める段階で半導体レーザ装置20の真の光軸ズレ角Δθが打ち消されるので、真の光軸ズレ角Δθが既知である必要はない。 (もっと読む)


11 - 20 / 43