説明

ローム株式会社により出願された特許

3,461 - 3,470 / 3,539


【課題】電源装置において、出力電圧のオーバーシュートを防止し、安定性を高める。
【解決手段】電源装置100は、電圧比較器16によって出力電圧Voutと、閾値電圧Vthと比較してオーバーシュートを検知する。電源装置100には、第1〜第3のスイッチSW1〜SW3が設けられている。オーバーシュートの検知とともに、昇圧回路10の昇圧動作が停止され、また第1〜第3のスイッチSW1〜SW3がオンする。昇圧動作停止中に第2スイッチSW2により出力電圧Voutを降下させると同時に、第1、第3のスイッチSW1、SW3により入力電圧Vinを強制的に降下し、昇圧動作再開後の出力電圧Voutを設定電圧に近づける。 (もっと読む)


【課題】有機ELパネルと感光記録媒体とを相対移動させながら露光する有機ELプリンタにおいて、露光量のバラつきを抑制し、画像の質の向上を図る。
【解決手段】主走査方向Xに配列され、かつ副走査方向Yにそれぞれ間隔を隔てて設けられた有機EL素子からなる複数ずつの発光部421R,421G,421Bを有しており、感光記録媒体Fを露光するための有機ELパネルA1と、有機ELパネルA1と感光記録媒体Fとを副走査方向Yに相対移動させるとともに、発光部421R,421G,421Bが1ピッチ分相対移動する1ピッチ送り時間TPの範囲内で発光部421R,421G,421B毎に割当て時間TR,TG,TBを設定し、発光部421R,421G,421Bを割当て時間TR,TG,TBに対応して発光駆動させる駆動制御手段と、を備えている有機ELプリンタAであって、1ピッチ送り時間TPのうち、各割当て時間TR,TG,TBのいずれもが設定されていない非発光時間TNを有する。 (もっと読む)


【課題】 高誘電率ゲート絶縁膜を有する半導体装置の閾値電圧を高精度に制御する。
【解決手段】 シリコン基板1上層にp型ウェル3を形成する。p型ウェル3の極表層に砒素イオン4を注入し、熱処理を行うことによりp型低濃度層5を形成する。基板1上にHfAlOx膜7とポリシリコン膜8を積層する。ポリシリコン膜8をパターニングしてゲート電極8aを形成する。ゲート電極8aをマスクとして砒素イオン10を注入してn型エクステンション領域10aを形成した後、ゲート電極8a側壁にサイドウォール13を形成する。サイドウォール13及びゲート電極8aをマスクとして砒素イオン14を注入してn型ソース/ドレイン領域15aを形成する。 (もっと読む)


【課題】 一組を構成する第1リード端子2a及び第2リード端子3bと、前記第1リード端子の先端に一体に設けたアイランド部4aの上面にダイボンディングした半導体素子6aと、この半導体素子と前記第2リード端子の先端に一体に設けたボンディング部5bの上面とを電気的に接続する金属線7aと、前記アイランド部及び前記ボンディング部の部分を密封する合成樹脂製のパッケージ体8から成る面実装型の電子部品において、前記各リード端子に、半田付けに際しての十分な半田付け面積を確保する。
【解決手段】 アイランド部4a及びボンディング部5bを、その各々におけるリード端子のうち前記パッケージ体内の部分をその下面側からの厚さを薄くて幅を広くする塑性変形にて形成する一方、前記第1リード端子及び第2リード端子の下面のうち前記塑性変形していない部分を、前記パッケージ体の下面に半田付け用実装面9a,10bとして露出する。 (もっと読む)


【課題】
有機EL駆動回路におけるリセット回路の消費電力を低減することで有機EL回路の消費電力の低減を図り、かつ、短時間に有機EL素子あるいはピクセル回路のコンデンサ等をリセットすることができる有機EL駆動回路を提供することにある。
【解決手段】
この発明は、定電圧リセットのための所定の定電圧を発生する増幅回路を設けて、動作電流切換回路がこの増幅回路の動作電流を表示期間には、アイドリング状態の電流値にしておき、リセット期間にはリセット動作をするときに必要とされる電流値(定常動作の状態の電流値)に切換えるようにする。これにより、増幅回路は、アイドリング状態から定常動作の状態に入る立ち上がり時間が短くて済み、リセット期間の初期において早期に定電圧リセットのための定電圧を発生することができる。 (もっと読む)


【課題】 薄型化および省電力化が可能な液晶表示装置、およびこれを備えた携帯電話機を提供すること。
【解決手段】 第1の表示面14Aを形成する第1の液晶表示パネル20Aと、第1の表示面14Aとは反対側を向く第2の表示面14Bを形成する第2の液晶表示パネル20Bと、第1および第2の液晶表示パネル20A,20Bに挟まれた光出射部31、およびこの光出射部31に接続されるとともに、外光Lを取り込むための光入射面32aを有する光入射部32を備える導光板30と、を具備し、第1の液晶表示パネル20Aは、第2の表示パネル20Bおよび導光板30の光出射部31を透過した外光Lにより照明され、第2の液晶表示パネル20Bは、導光板30の光入射面32aから入射し、光出射部31にて第2の液晶表示パネル20Bに向けられた外光Lによって照明される。 (もっと読む)


【課題】 三角関数波を生成する回路の縮小を図る技術を提供することを目的とする。
【解決手段】 本発明のDTMF信号生成回路12は、DTMF信号を形成する周波数を指示する周波数指示部30と、周波数指示部30によって指示された周波数に応じて正弦波を算出する正弦波演算部32と、正弦波演算部32で算出された2種類の正弦波を合成する正弦波合成部34とを備えている。正弦波演算部32は、加減算器や乗算器などの演算器を有しており、テーラー展開された正弦関数の各項を算術演算することによって正弦波を生成する。 (もっと読む)


【課題】チップサイズの大きさを有し、かつマルチチップモジュールである半導体装置を提供する。
【解決手段】この半導体装置21は、第1機能素子3aが形成された第1機能面3F、およびその反対側の面である第1裏面3Rを有する第1半導体チップ3と、第2機能素子2aが形成された第2機能面2Fを有する第2半導体チップ2とを含んでいる。第2機能面2Fは、第1機能面3Fが対向している領域、および第1機能面3Fが対向していない非対向領域7を有する。非対向領域7および第1半導体チップ3の第1裏面3Rを覆うように、絶縁膜22が連続して形成されている。絶縁膜22の表面には、第2機能素子2に電気的に接続された再配線9が形成されており、再配線9を覆うように保護樹脂12が設けられている。再配線9から保護樹脂12を貫通して外部接続端子10が立設されている。 (もっと読む)


【課題】本発明は、フレキシブル基板に実装された半導体集積装置に発生する熱を効率よく放熱することができると共にスペースをとることがなく小型化にも資する光ピックアップを提供することを目的とする。
【解決手段】光ピックアップの筐体の一部である前方側面部23にフレキシブル基板の前方側面取付部61を接着層10を介して接合する。前方側面取付部61に表面実装された半導体集積装置7の底面には放熱メタル74が露出しており、放熱メタル74に対応するフレキシブル基板の位置には貫通孔63が形成されている。そして、放熱メタル74と前方側面部23との間には、シリコングリス71が充填されて熱的に接続される。 (もっと読む)


【課題】スティッキングの発生を抑制し、印字の質の向上を図ることが可能なサーマルヘッドを、製造コストの上昇を抑制するとともに効率よく製造する。
【解決手段】基板1上に、発熱抵抗体5と、この発熱抵抗体5に通電を行なうための電極3と、発熱抵抗体5を少なくとも覆うようにその上層に形成された保護層6とを有し、保護層6は、下層側の第1保護層6Aと、上層側の第2保護層6Bとによって形成されているサーマルヘッドAの製造方法であって、第1保護層6Aは、第1の焼成温度によって非晶質ガラスを焼成することによって形成するとともに、第2保護層6Bは、第2の焼成温度によって結晶化ガラスを焼成することによって形成し、上記第2の焼成温度は、第2保護層6Bを形成するための結晶化ガラスの軟化点に対し、20℃低い温度から50℃高い温度範囲内である。 (もっと読む)


3,461 - 3,470 / 3,539