説明

ローム株式会社により出願された特許

31 - 40 / 3,539


【課題】本発明は、振動子の不正振動を抑え、不正振動によるノイズを小さくし、SN比の劣化を抑えて歩留まりを改善することができる角速度検出装置を提供する。
【解決手段】本発明は、音叉型の振動子100と、振動子100の腕部を振動方向に駆動する駆動回路200と、振動子100に角速度が加わることで生じる電気信号を検出する検出回路300とを備える角速度検出装置である。振動子100は、腕部の振動方向を制御する制御電極150,170をさらに有し、検出電極148,168は、腕部の中立面に対して対称の位置に形成した第1の検出電極部148a,168aと、第2の検出電極部148b,168bとを有し、一方の腕部に形成した第1の検出電極部および第2の検出電極部の合成電圧を、他方の制御電極に印加し、他方の腕部に形成した第1の検出電極部および第2の検出電極部の合成電圧を、一方の腕部の制御電極に印加する。 (もっと読む)


【課題】より構成の容易な携帯電話およびその集積回路を提供する。
【課題を解決するための手段】
電話機能部と、軟骨伝導振動部と、電話機能部を制御するアプリケーションプロセッサと、電話機能部に複数の異なる電圧を供給するパワーマネジメント部と、パワーマネジメントからの電力供給に基づき軟骨伝導振動部を駆動する駆動回路と、軟骨伝導振動部を駆動する音声信号のための軟骨伝導音響処理部と、アプリケーションプロセッサの指示に基づきパワーマネジメント部、駆動回路および軟骨伝導音響処理部を制御する制御部とを有する携帯電話を提供する。パワーマネジメント部、駆動回路、駆動回路、制御部および軟骨伝導音響処理部はワンチップの集積回路として構成される。駆動回路は昇圧回路を有し、集積回路は前記昇圧回路のためのコンデンサを外付けするための接続端子を有する。 (もっと読む)


【課題】側面電極同士の導通を防止することができるチップ抵抗器およびその製造方法を提供する。
【解決手段】チップ抵抗器は、上面の一方向と交差する他方向の両縁に一方向に延びる凹部1aを有する絶縁基板2と、絶縁基板2の上面上に形成された抵抗体3と、抵抗体3と電気的に接続され、かつ絶縁基板1の上面上に形成された上面電極2と、上面電極2と電気的に接続されており、かつ絶縁基板1の一方向の両側面をそれぞれ覆うように形成された側面電極4と、凹部1a上に形成された隆起部5とを備えている。 (もっと読む)


【課題】貫通電極の微細化と表面電極の縮小化とを両立することができる半導体装置、および表面電極の大きさに関わらず、表面電極に対して貫通電極を確実にコンタクトさせることができる半導体装置の製造方法を提供すること。
【解決手段】Si基板29の表面13に複数の絶縁膜リング32を選択的に形成し、絶縁膜リング32の開口42に対向するように表面パッド33を形成する。次に、Si基板29を裏面14からエッチングすることにより、絶縁膜リング32の開口42を通過して表面パッド33に達する貫通孔56を形成し、貫通孔56の側面にビア絶縁膜35を形成した後、貫通孔56に電極材料を充填することにより、表面パッド33に電気的に接続されるように貫通電極17を形成する。 (もっと読む)


【課題】バースト調光の再点灯時の突入電流を抑制する。
【解決手段】PWM_ALL_L信号がアサートされるタイミングにて、第1サンプルホールド回路40は、フィードバック電圧VFBをサンプルホールドして電圧VFB_Hを生成し、第2サンプルホールド回路50は、検出電圧VOUT’をサンプルホールドしてしきい値電圧VTHを生成する。パルス変調器20は、(i)PWM_ALL_L信号がネゲートされるときFB端子に生ずるフィードバック電圧VFBにもとづき、(ii)PWM_ALL_L信号がアサートされるときサンプルホールドされたフィードバック電圧VFB_Hにもとづき、パルス信号SPWMを生成する。スイッチングトランジスタM1は、VOUT’<VTHのとき、またはPWM_ALL_L信号がネゲートされるとき、パルス信号SPWMにもとづいて駆動され、それ以外のときオフする。 (もっと読む)


【課題】抵抗膜方式タッチパネルにおいて、フリック入力を検出する。
【解決手段】座標検出部110は、第1端子P1から第4端子P4の状態にもとづき、ユーザが接触した座標を検出する。第1容量検出回路30xは、第1端子P1および第2端子P2のひとつである第1検出端子と接続され、第1検出端子からみたパネルの容量を検出する。フリック入力判定部120は、第1検出端子の容量の時間波形にもとづき、第2方向に対するフリック入力の有無を判定する。 (もっと読む)


【課題】過電流保護値に適切な負の温度特性を持たせる。
【解決手段】過電流保護回路18は、抵抗値の異なる抵抗A1、A2を含む抵抗部Aと、抵抗A1、A2に現れる電圧V1、V2を比較して過電流保護信号S1を生成する比較部Bと、抵抗A1、A2にスイッチ素子12の降下電圧(SW−PGND)を印加する入力部Cと、電流値の等しい電流I1、I2を生成して抵抗A1、A2に供給する電流生成部Dとを有し、電流生成部Dは、抵抗A1、A2と同一の温度特性を有しており、温度特性のフラットな基準電圧BGから基準電流Ixを生成する抵抗D10と;スイッチ素子12と同一の温度特性を有しており、基準電流Ixから基準電圧Vxを生成する抵抗D7と;負の温度特性を有しており、基準電圧Vxから基準電流Iyを生成する抵抗D8と;基準電流Iyから電流I1、I2を生成するカレントミラー(D1〜D4)と;を含む。 (もっと読む)


【課題】貫通電極におけるボイドの発生を防止することができ、従来に比べて信頼性の高い半導体装置およびその製造方法、ならびに電子部品を提供すること。
【解決手段】Si基板29上のゲート絶縁膜30上に電極層51を形成する。ゲート絶縁膜30上に層間絶縁膜31を形成した後、ダマシン法により電極層51と同一パターンの下側配線42と、反対パターンの下側絶縁膜43を含む下側パッド40を形成する。次に、貫通孔59を形成し、同時に、貫通孔59内に下側絶縁膜43と同一パターンの突出部60が形成された第1層間絶縁膜32を露出させる。そして、突出部60の一部がエッチング残渣として残るように第1層間絶縁膜32をエッチングした後、ビア絶縁膜38を形成し、貫通孔59の底面のビア絶縁膜38をエッチングする。次に、貫通孔59のビア絶縁膜38の内側に電極材料をめっき成長させることにより、貫通電極17を形成する。 (もっと読む)


【課題】小型化が可能な構成で、静電容量を正確に検出することができる半導体装置およびそれを備えた電子機器を提供する。
【解決手段】半導体装置1は、チップサイズパッケージ型半導体チップ2と、実装基板3と、検出対象物との間の静電容量を検出するための検出電極20と、検出電極20を取り囲むシールドとを含む。半導体チップ2は、内部回路8を構成する素子が作り込まれた半導体基板4と、半導体基板4の表面を封止する樹脂6と、樹脂6の表面から突出し、内部回路8に電気的に接続された突起電極7とを有する。実装基板3は、半導体チップ2の樹脂6の表面に対向して配置され、半導体チップ2がフリップチップ接合によって実装される実装面21を有する。検出電極20は、半導体チップ2または実装基板3に設けられており、シールドの少なくとも一部が実装基板3に設けられている。 (もっと読む)


【課題】専用のテスト端子を設けずにパッケージング後のテストを実施可能とする。
【解決手段】半導体記憶装置1は、メモリバンク11と、メモリバンク21と、メモリバンク11用のコントローラ12と、メモリバンク21用のコントローラ22と、を有し、コントローラ12は、メモリバンク11のテストモード時に、メモリバンク11用のテスト端子としてメモリバンク21用の外部端子SCL2を流用し、コントローラ22は、メモリバンク21のテストモード時に、メモリバンク21用のテスト端子としてメモリバンク11用の外部端子SCL1を流用する。 (もっと読む)


31 - 40 / 3,539