説明

エヌイーシーコンピュータテクノ株式会社により出願された特許

491 - 500 / 572


【課題】LSI出力PINを増やすことなく解析データをリアルタイムで採取することができるようにする。
【解決手段】デバッグ回路1は、LSI論理回路50の動作中にデータ採取するタイミングと採取するデータの選択条件を保持するモード保持回路10と、LSI論理回路50内の論理回路状態信号がモード保持回路10出力の条件と一致したときパタン一致信号とパタン種別信号を送出するパタン検出回路20と、パタン一致信号を受けるとパタン種別信号に毎に異なる補助コードを持ったトランザクションヘッダを作成し、ヘッダの後にLSI論理回路50から出力される解析データをつけたユーザ定義メッセージトランザクションを作成するトランザクション生成回路30と、通常トランザクションとユーザ定義メッセージトランザクションとを選択しLSI70からトランザクション出力として出力するトランザクション選択回路40とを含む。 (もっと読む)


【課題】電源部のハードウェア量を削減して小型化・低価格化を図るとともに、二系統のAC入力電源の位相差による問題も解消する。
【解決手段】AC/DC変換部を二系統共通の一つのAC/DC変換部3として、その入力側を二系統のAC電源入力端子105・106とワイアード接続する。AC/DC変換部3へ入力される二系統のAC電源入力端子からのAC入力電源の位相を調整する位相調整回路2を備える。位相調整回路2にて位相調整されない側の系統のAC電源入力端子とAC/DC変換部3との間をオン・オフするリレー6を備え、このリレー6は位相調整回路2にてオン・オフ制御される。 (もっと読む)


【課題】アラーム情報が複数発生した場合にもアラーム情報の時系列を保証するとともに、アラーム情報を処理する上位プロセッサの負荷を軽減するアラーム信号制御装置を得る。
【解決手段】電子機器内に設けられた複数のアラーム検出部からのアラーム信号の制御方法において、周期的に前記複数のアラーム検出部からアラーム信号を取得し、これらのアラーム信号をFIFO方式で管理する。また、前記複数のアラーム信号を複数の信号群に分けて監視し、いずれかの信号群を構成するアラーム信号の状態変化が生じた場合に当該信号群を構成するアラーム信号のみを前記プロセッサへ送出する。 (もっと読む)


【課題】マルチプロセッサシステムにおいて、コヒーレンシの保障と処理速度の向上を両立させる。
【解決手段】複数のセルC1〜Cnは、リクエストセルCRと、ホームセルCHと、オーナーセルCOとを含む。ホームセルCHのメインメモリ5に記憶された対象データの最新版は、オーナーセルCOのキャッシュメモリ7に格納されている。リクエストセルCRは、その対象データに対するリードリクエストをホームセルCHに発行する。ホームセルCHは、そのリードリクエストに応答して、スヌープリクエストをオーナーセルCOに発行する。オーナーセルCOは、そのスヌープリクエストに応答して最新データをリクエストセルCRに直接送信する。ホームセルCHは、オーナーセルCOからのリプライライトバックをリクエストセルCRからのリクエストライトバックよりも後に受信した場合、そのリプライライトバックを破棄する。 (もっと読む)


【課題】電子機器用筐体の内部にフィルターを介して外気を吸気すると共に外部へ排気する電子機器用冷却装置において、突発的な外乱の影響を受けることなく、安定かつ正確なフィルター目詰まり検出が可能な電子機器用冷却装置を提供すること。
【解決手段】ハウジング41内に形成した葛折状の通気路41aの一端に小径の通気孔43aを設けると共に他端に風量センサー42を設けてなる風量センサー部4をフィルター22から離間して設け、ファン部3の駆動によって通気孔43aと通気路41aを介して電子機器用筐体1の内部へ流入する外気の流量に基づいてフィルター22の目詰まり状態を風量センサー42で検出する。 (もっと読む)


【課題】BIOSを容易に復旧させる。
【解決手段】システムに供給されているDC電源が切断された場合、スタンバイ電源供給部111によってスタンバイ電源が供給され、BIOS102,103とシステムとが接続されているBUS101がBUS−SW105によって切断され、BIOS102,103のデータとメモリ108に予め格納されている復旧データとが比較部107にて比較され、その結果、BIOS102,103のデータと復旧データとが一致しなかった場合、制御部110によって復旧データがBIOS102,103に書き込まれる。 (もっと読む)


【課題】 電源部を二重化し、互いに異なる系の交流入力電源を供給する様にしても、安定度や電気料金格差等の理由で、片系運転されることもあり、入力電源の停電や瞬断が起こるとシステムダウンを引き起こすことがあった。
【解決手段】 情報処理装置14は2重化された電源部11,12を備え、各電源部には互いに異なる系の交流電源が供給され、又出力電位が最低許容電位には至らないが電圧低下と認められる警告電位も含めて検出し診断プロセッサ15に通知する電源異常検出回路111、121を有し、診断プロセッサ15に前記通知を履歴として記録する履歴部151と、これを読み出し警告電位の発生回数が予め定められた条件に達するかを判定する解析部152と、該判定されると保守員端末2或いはコンソール3に通報する通報部154手段を有する。 (もっと読む)


【課題】マネジメントボードがシステムから取り外された後においても、システム運用中に発生した障害についての障害情報を容易に取得する。
【解決手段】運用中のシステムにおいて発生したイベント情報がイベント収集部101にて収集され、収集されたイベント情報が不揮発性のメモリ112に格納され、マネジメントボード100にシステムから電源が供給されていない場合、サブ電源部106から供給された電源が電源切り替え部107にて選択され、選択された電源を用いて、メモリ112に格納されたイベント情報が格納された順番でメモリ112から読み出され、イベントコード表示部105に表示される。 (もっと読む)


【課題】全メモリに対するアクセスのインタリーブ数を2の乗数にすることで、メモリ構成に依存しないインタリーブを実施する。
【解決手段】WAY数S10a、S11a、S20a、S21a〜S80a、S81a、および、セグメント数S10b、S11b、S20b、S21b〜S80b、S81b、であるセグメント情報を保持するセグメント情報保持回路S10、S11、S20、S21〜S80、S81と、下限アドレスB10、B11、B20、B21〜B80、B81と、上限アドレスT10、T11、T20、T21〜T80、T81とを有し、メモリ構成上一部のメモリ空間のインタリーブ数が2の乗数を満たさない場合、任意のメモリの下限アドレスを底上げすることで、該当する単位メモリへのアクセスを2の乗数でインタリーブする。 (もっと読む)


【課題】CPUの温度制御の一方法であるスロットリングを、ポーリングを実施せずに、基本的なH/W(ハードウェア)モニター機能のみを有するS−I/O(シリアル入出力モジュール)とBIOS動作のみで実現する。
【解決手段】まず、BIOSにより機能デバイスの初期化がなされる。次に、通常動作状態から機能デバイスにより閾値超過といったイベントが検出されると、SMIが発生する。この時、特に何も検出されない場合は通常動作となる。イベントが検出されると通常のH/W Monitor下限閾値から「この値以下であれば正常動作可能」という下限閾値の値を再設定する。同時に、スロットリング(Throttling)制御を行い、システムは省電力動作となる。下限閾値の値を下回り、監視閾値が正常範囲に戻るとイベントが発生し、下限閾値の値を通常初期化状態へと再設定し、スロットリング(Throttling)を終了して通常動作へと移行する。 (もっと読む)


491 - 500 / 572