【課題】所望の論理回路を構成する記憶素子ブロックの総量を減らすことを図る。
【解決手段】Ｎ（Ｎは、２以上の整数）本のアドレス線と、Ｎ本のデータ線と、複数の記憶部であって、各記憶部は、前記Ｎ本のアドレス線から入力されるアドレスをデコードしてワード線にワード選択信号を出力するアドレスデコーダと、前記ワード線とデータ線に接続し、真理値表を構成するデータをそれぞれ記憶し、前記ワード線から入力される前記ワード選択信号により、前記データを前記データ線に入出力する複数の記憶素子を有する、複数の記憶部と、を備え、前記記憶部のＮ本のアドレス線は、前記記憶部の他のＮ個の記憶部のデータ線に、それぞれ接続するとともに、前記記憶部のＮ本のデータ線は、前記記憶部の他のＮ個の記憶部のアドレス線に、それぞれ接続する半導体装置が提供される。 （もっと読む）

【課題】特定の周波数において、一定量の減衰量を確保すること。
【解決手段】ラダー型に接続された複数の直列共振器Ｓ１−Ｓ４および複数の並列共振器Ｐ１−Ｐ４と、前記複数の直列共振器のうち少なくとも１つの直列共振器Ｓ１に並列に接続された第１インダクタＬ１と、を具備し、前記複数の並列共振器の一部Ｐ３ａは、前記複数の直列共振器と前記複数の並列共振器とが形成する通過帯域の外であって前記第１インダクタと前記少なくとも１つの直列共振器とが形成する第１減衰極１０の高周波数側に共振周波数ｆｒｐ３および反共振周波数ｆａｐ３を有し、前記複数の並列共振器の一部の少なくとも１つは、共振周波数の低周波数側に副共振の共振周波数ｆｒｐ３１を有するフィルタ。 （もっと読む）

【課題】本発明は、容量や耐電圧の低下を生じることなく、リチウムイオンキャパシタの内部抵抗を低減する方法を提供することを目的とする。
【解決手段】本発明は、正極、負極、セパレータ及び電解液を有するリチウムイオンキャパシタであって、セパレータが炭素−炭素二重結合を増加させる処理を施したセルロースを含む、リチウムイオンキャパシタを提供する。 （もっと読む）

【課題】ＴＳＶ付き半導体装置において、貫通孔側面すべてにバリア及びシード層を成膜しないことで、空隙の発生を防止する。
【解決手段】
第１の溝部、及び前記第１の溝部より水平断面積が小さい第２の溝部からなる凸状溝部を画成し、且つ、前記第１及び第２の溝部により両端を開口する貫通ビアホールが形成される半導体基板と、前記第１の溝部の内面から、前記第２の溝部の側面の一部まで被覆して、前記貫通ビアホールの側面に隆起するバリア層およびシード層と、前記シード層の表面上、及び、前記シード層で被覆されていない前記第２の溝部内部に形成されて、前記半導体基板の両表面から露出する電極と、を備える半導体装置が提供される。 （もっと読む）

【課題】 厚みを薄くできるとともに部品集積度の向上も図ることができる基板内蔵用電子部品および部品内蔵型基板を提供する。
【解決手段】 基板内蔵用電子部品（１００）は、一対の磁性体層（１０１、１０２）と、前記一対の磁性体層（１０１、１０２）の間に挟み込まれた複数の層からなる絶縁体層（１０３〜１０５）と、前記絶縁体層の少なくとも一の層内に形成された平面型コイル（１１０、１１１）と、前記平面型コイル（１１０、１１１）の周囲を一巡して同層内に形成されたシールドパターン（１２１、１２２）とを有する。 （もっと読む）

【課題】複数の周波数帯域で共有される出力端子を備え、挿入損失が抑制されたフロントエンドモジュールを提供する。
【解決手段】フロントエンドモジュール１０は、アンテナ端子１２、出力端子３０と、第１端子１６を介してアンテナ端子１２に接続され、第１端子１６を第２端子１８又は第３端子２０に選択的に接続するスイッチ１４と、第２端子１８と出力端子３０間の第１伝送路Ｐ１と、第３端子２０と出力端子３０間の第２伝送路Ｐ２と、第１伝送路Ｐ１上に設けられ、第１の通過帯域の信号を通過させるバンドパスフィルタ２４と、第２伝送路Ｐ２上に設けられ、第１の通過帯域とは異なる第２の通過帯域の信号を通過させるバンドパスフィルタ２６と、バンドパスフィルタ２４、２６と出力端子３０との間に配置された整合回路２８と、第２端子１８とバンドパスフィルタ２４との間に配置された移相器２２と、を備える。 （もっと読む）

【課題】 基板への接続信頼性を向上したコンデンサ及びその製造方法を提供する。
【解決手段】 所定の距離を隔てて対向する一対の導電体層（２１、２２）、一対の導電体層の間に介装された弁金属の酸化物からなる誘電体層（２３）、一対の導電体層に直交する方向で且つ一対の導電体層にそれぞれ届くように誘電体層を貫通して形成された多数の孔（２４）、孔に電極材料を充填して形成され導電体層の一方と接続された第１の電極（２５）及び導電体層の他方と接続された第２の電極（２６）、第１の電極と一対の導電体層の他方との間を電気的に絶縁するとともに第２の電極と一対の導電体層の一方との間を電気的に絶縁する絶縁部（２１ａ、２４ｂ）を備え、誘電体層の一対の導電体層に平行な断面において観察される、孔の直径の大きさが、誘電体層の一端側の断面位置から誘電体層の他端側の断面位置にいくにしたがってしだいに大きくなるように形成した。 （もっと読む）

【課題】固相法で製造することができ、微粒子を用いることができ、製造過程における管理を容易にし、電極製造時に取り扱いやすくかつ高レート特性の電池製造のためのチタン酸リチウムを提供すること。
【解決手段】(a)レーザー回折法による粒度分布測定における平均粒径Ｄ５０が０．５〜１．０μｍであり、(b)レーザー回折法による粒度分布測定における最大粒子径Ｄ１００と走査型電子顕微鏡観察により測長される一次粒子径の最大値ｄ１００との比率Ｄ１００／ｄ１００が１．５〜１５であり、(c)ＢＥＴ法による比表面積測定から算出される球相当径ＤＢＥＴと上記Ｄ５０との比率Ｄ５０／ＤＢＥＴが３〜７であり、好ましくは安息角が３５〜５０°である、リチウムチタン複合酸化物。 （もっと読む）

【課題】セラミック粒子（単結晶粒子）よりも磁気異方性が大きい圧電体セラミックデバイス用のセラミック粒子集合体を製造する方法を提供する。
【解決手段】この製造方法は、(１)セラミック粒子ＣＰを多数含むスラリーＳＬ１を用意する準備ステップ、(２)スラリーＳＬ１中のセラミック粒子ＣＰに分散力を付与することによって各セラミック粒子ＣＰをばらばらに散らばらせる分散ステップ、(３)分散ステップ後のスラリーＳＬ１中のセラミック粒子ＣＰに磁場を印加することによって各セラミック粒子ＣＰの結晶方位を揃える配向ステップ、(４)配向ステップ後のスラリーＳＬ１中のセラミック粒子ＣＰに凝集力を付与することによって結晶方位が揃っている複数のセラミック粒子ＣＰが凝集したセラミック粒子集合体ＡＳｃｐを作製する凝集ステップ、(５)凝集ステップ後のスラリーＳＬ１からセラミック粒子集合体ＡＳｃｐを取り出す取出ステップ、を備える。 （もっと読む）

【課題】集中定数素子で構成された整合回路を有する小型の分波器を提供する。
【解決手段】分波器は、入力端子１０２、第１出力端子１１６、第２出力端子１１８、該入力端子と該第１出力端子間に配置の第１フィルタ１１０、該入力端子と該第２出力端子間に配置の第２フィルタ１１２、該入力端子と該第１及び第２フィルタとの間に配置の第１の整合回路１００等、を備え、該整合回路は、一組のキャパシタ電極から成り、一方のキャパシタ電極が該第１フィルタに接続の第１キャパシタ１０６と、一組のキャパシタ電極から成り、一方のキャパシタ電極が該第２フィルタに接続されると共に，他方のキャパシタ電極が該第１フィルタの他方のキャパシタ電極に接続の第２キャパシタ１０８と、該第１及び第２キャパシタの接続点１４８と該入力端子間に配置の第１インダクタ１０４と、前記接続点と接地間に配置されたリアクタンス素子から成る接地回路１３０と、を備える。 （もっと読む）