【課題】互いに異なる特性を備える複数の電界効果トランジスタを同一基板上に有する半導体装置の製造歩留まりを向上させる。
【解決手段】異方性のドライエッチングと等方性のウェットエッチングまたは等方性のドライエッチングとを組み合わせることにより、互いにサイドウォール長の異なる３種類のサイドウォールＳＷＬ，ＳＷＭ，ＳＷＨを形成する。異方性のドライエッチングの回数を減らすことにより、配置密度の高い第３ｎＭＩＳ領域および第３ｐＭＩＳ領域において、隣り合うゲート電極ＧＬｎとゲート電極ＧＬｎとの間、隣り合うゲート電極ＧＬｎとゲート電極ＧＬｐとの間、および隣り合うゲート電極ＧＬｐとゲート電極ＧＬｐとの間の半導体基板１の削れを防止することができる。 （もっと読む）

【課題】簡易な構成のプローブ装置により、検査効率を低下させることなく、プローブ針の位置補正を行う。
【解決手段】プローブ装置１００は、検査対象品（例えば、半導体装置としてのチップ８０）に接触されるプローブ針２と、プローブ針２を保持しているプローブユニット１０を有する。プローブ装置１００は、更に、プローブユニット１０と検査対象品とを互いに近づく方向に相対移動させることによりプローブ針２を検査対象品に接触させる移動機構と、プローブユニット１０を相対移動の方向に対して交差する面内で移動可能な状態で保持している保持部２０を有する。プローブ装置１００は、更に、プローブユニット１０に固定されている位置決め部材３０であって、プローブユニット１０と検査対象品とが相対移動する際に、検査対象品の外周部によりガイドされて上記面内で位置補正される位置決め部材３０を有する。 （もっと読む）

【課題】発振周波数変動の許容範囲を任意に設定可能にする。
【解決手段】半導体装置（２１）は、トリミングレジスタ（１１）に保持されたトリミング値によって発振周波数が変更される発振器（１２）と、発振周波数を補正可能な補正回路（２０）とを含む。上記補正回路は、上限値を設定可能な上限値レジスタ（６）と、下限値を設定可能な下限値レジスタ（７）と、発振周波数を分周するための分周回路（１３）と、分周回路の出力をカウントするカウンタ（３）とを含む。さらに上記補正回路は、カウンタの出力を保持可能なバッファレジスタ（４）と、バッファレジスタの保持値が、上限値と下限値との間に入っているか否かを判別する比較器（５）と、その判別結果に基づいてトリミング値を補正するトリミング値補正制御回路（８）とを含む。ユーザは、上限値と下限値とによって、発振周波数変動の許容範囲を任意に設定することができる。 （もっと読む）

【課題】誤書込を抑制することが可能なＭＲＡＭ装置を提供する。
【解決手段】三角波状のパルス電流Ｉｗをワード線に流してパルス磁場をトンネル磁気抵抗素子の自由層に印加する。また、パルス電流Ｉｗがピークに達した後にピークに達する三角波状のパルス電流Ｉｂをビット線に流してパルス磁場を自由層に印加する。これにより、自由層の磁化ベクトルの歳差運動をその熱揺動よりも大きくして、パルス電流Ｉｗのみで自由層の磁化方向が反転するのを防止できる。また、パルス電流Ｉｂによって自由層の磁化方向を確実に反転させることができる。 （もっと読む）

【課題】軽負荷検出レベル、あるいはスイッチング素子におけるスイッチング停止期間を容易に変更し、軽負荷時における電源変換効率を向上させる。
【解決手段】フィードバック端子ＦＢの電圧レベルＶＦＢが軽負荷レベルとなると軽負荷検出コンパレータＯＰ２はトランジスタＱ５をオフし、電流Ｉ１が抵抗Ｒ１から補われる。抵抗Ｒ１の電圧降下は「電流Ｉ１×抵抗Ｒ１」分大きくなり、電圧レベルＶＦＢは「抵抗Ｒ２×電流Ｉ２−抵抗Ｒ２×電流Ｉ１」となる。抵抗Ｒ１によって増加した電圧降下量「抵抗Ｒ１×電流Ｉ１」がスイッチング用のトランジスタのスイッチングオフ期間を調整するヒステリシス電圧となる。駆動信号コントローラ１０の調整信号端子ａｄｊに接続される抵抗５の抵抗値を小さくするとトランジスタＱ３に流れる電流Ｉ１が大きくなり、ヒステリシス電圧が大きくなりトランジスタのスイッチングオフ期間を長くできる。 （もっと読む）

【課題】複数箇所のタイミング違反検出を、小規模な回路構成で実現する。
【解決手段】選択信号に基づいて、複数の信号からいずれか１つを選択する第１のセレクタと、上記選択信号に基づいて、ラッチされた複数の信号からいずれか１つを選択する第２のセレクタと、クロック信号ＣＬＫを所定時間遅延する遅延回路と、遅延回路により遅延したクロック信号に同期して、第１のセレクタの出力をラッチするタイミング違反検出用フリップフロップ回路と、タイミング違反検出用フリップフロップ回路の出力と第２のセレクタの出力とを比較する比較回路とを、備える。複数の信号に対し、個別に回路を設けることなく、１つのタイミング違反検出回路で構成することができる。 （もっと読む）

【課題】バラスト抵抗の幅を広げることなく、バラスト抵抗の許容電流量を大きくする
【解決手段】バラスト抵抗２００を構成する抵抗２１０の少なくとも一つは、第１抵抗２１２及び第２抵抗２１４を有している。第１抵抗２１２は、保護素子１００内で電流が流れる方向である第１の方向（図１ではＸ方向）に延伸している。第２抵抗２１４は、第１抵抗２１２に並列に接続され、第１の方向に延伸している。そして第２抵抗２１４は、第１抵抗２１２と同一直線上に位置している。 （もっと読む）

【課題】クロックツリーにおけるクロックスキューの調整において、精度の確保とデューティ保持とを両立させる。
【解決手段】レイアウト装置（１０）において、ＭＯＳトランジスタ１段で形成された第１セルと、ＭＯＳトランジスタ複数段で形成された第２セルとがライブラリ化されたテーブルを設ける。また、上記レイアウト装置には、上記第１セルと上記第２セルとの組み合わせによるコンビネーションチェーンを上記クロックツリーに挿入することで、上記クロックツリーにおける異なるクロック系統間のクロックスキューを調整可能な演算処理部（１２）を設ける。上記コンビネーションチェーンによってクロックスキューの調整を行うことで、個々の第１セルでの遅延誤差が伝播されるのを抑制し、遅延計算における遅延誤差の低減を図る。また、第１セルはＭＯＳトランジスタ１段で形成され、そこで論理反転されるため、デューティ保持の観点で有利とされる。 （もっと読む）

【課題】従来よりも高精度かつ高速の変換が可能なカラムＡＤＣを内蔵した固体撮像装置を提供する。
【解決手段】固体撮像装置２００において、各変換部１２は、対応の垂直読出線９を介して出力された各画素の信号を第１〜第Ｎ（Ｎは３以上の整数）の変換ステージを順に実行することによってデジタル値に変換する。第１〜第Ｎ−１の変換ステージでは、各変換部１２は、画素の信号を保持する保持ノードＮＤ１の電圧を所定の電圧ステップずつ変化させながら参照電圧と比較することによって、デジタル値の最上位ビットを含む上位の複数ビットの値を決定する。第Ｎの変換ステージでは、各変換部１２は、第Ｎ−１の変換ステージにおける電圧ステップの範囲またはそれを超える範囲で、保持ノードＮＤ１の電圧を連続的に変化させながら参照電圧と比較することによって、残りの最下位ビットまでの値を決定する。 （もっと読む）

【課題】導電性または半導体性を示す、新規な環状シロキサン重合体を含む半導体装置を提供する。
【解決手段】この半導体装置は、中心金属に遷移金属を有する構造単位（Ａ）と、隣り合う構造単位（Ａ）の間に位置し、環状シロキサン骨格を含む構造単位（Ｂ）と、を含むプラズマ重合体からなる電荷輸送層を備えている。なお、中心金属に遷移金属を有する有機金属化合物と、環状シロキサン化合物と、を反応炉でプラズマ重合させることにより、当該電荷輸送層を形成する。 （もっと読む）