【課題】半導体装置におけるバンプの接合強度を向上する。
【解決手段】ＷＰＰ５のバンプ接合において、バンプ６が接合する柱状の電極１ｉに、水平方向に突出する突出部１ｊが形成されたことにより、バンプ６の接合強度を向上でき、さらにＷＰＰ５の組み立てにおいて、バンプ６の表面を覆うように絶縁膜１ｍ上に樹脂７を配置し、この樹脂７を硬化させた後、樹脂７を研削してバンプ６の一部を露出させることにより、例えばポリイミドからなる絶縁膜１ｍを樹脂７によって覆うため、耐吸湿性を向上できる。 （もっと読む）

【課題】高電源電圧で動作する場合に不要な待ち時間を抑制して高速な復帰が可能なデータ処理装置を提供する。
【解決手段】データ処理装置は、演算処理部と協働して動作する周辺部と、第１モードから第２モードへの切り替えの際に起動タイミングを制御するための管理部とを含む。周辺部は、第１モードの際に電源供給が制限されるモジュールと、第１モードから第２モードへの切り替えの際に、モジュールの少なくとも一部の復帰を検知して、検知信号を出力するための復帰検知回路と、電源供給の電圧が低い場合に合わせてモジュール全体が復帰するまで検知信号の管理部への出力を遅延させるための遅延回路とを含む。遅延回路の遅延時間は、電源供給の電圧に従い遅延回路に流れる動作電流に起因して、電源供給の電圧が低い場合よりも電源電圧が高い場合の方が短くなるように調整される。 （もっと読む）

【課題】ハイサイド素子として用いても誤動作が少なく、かつオン耐圧およびオフ耐圧の双方を高く維持することのできる半導体装置を提供する。
【解決手段】主表面を有する半導体基板ＳＵＢの内部には、ｐ^-エピタキシャル領域ＥＰ１が、その主表面側にはｐ^-エピタキシャル領域ＥＰ２が、その主表面側にはｎ型ドリフト領域ＤＲＩとｐ型ボディ領域ＢＯとが形成されている。ｐ^-エピタキシャル領域ＥＰ１とｐ^-エピタキシャル領域ＥＰ２との間には、これらの領域を電気的に分離するためにｎ⁺埋め込み領域ＮＢが形成されている。ｎ⁺埋め込み領域ＮＢとｐ^-エピタキシャル領域ＥＰ２との間には、ｐ^-エピタキシャル領域ＥＰ２よりも高いｐ型不純物濃度を有するｐ⁺埋め込み領域ＰＢが形成されている。ｐ⁺埋め込み領域ＰＢは、ｎ型ドリフト領域ＤＲＩとｐ型ボディ領域ＢＯとの接合部の少なくとも直下に位置し、かつｎ型ドリフト領域ＤＲＩと接するドレイン領域ＤＲＡの直下を避けて配置されている。 （もっと読む）

【課題】複数の動作条件においてもタイミング制約を満たすように遅延時間を調整することを可能にする。
【解決手段】本発明に係る半導体装置の配線構造セルＨＳＣは、Ｍ３層に、プロセス基準値ｂを満たす矩形に形成されたＭ３層１９と、Ｍ３層１９からプロセス基準値ａを満たすよう離間し、口字型に形成されたＭ３層１２と、Ｍ３層１９の上にプロセス基準値を満たす矩形に形成されたＶＩＡ３層１５と、Ｍ４層にＶＩＡ３層１５に接して、プロセス基準値ｃを満たす幅で伸長した矩形に形成されたＭ４層１１と、Ｍ３層１９の下にＶＩＡ３層１５と同じ平面形状に形成されたＶＩＡ２層１６と、Ｍ２層にＶＩＡ２層１６に接して、Ｍ４層１１と同じ平面形状に形成されたＭ２層１３と、を有するものである。 （もっと読む）

【課題】不揮発性メモリ部内蔵のＳＲＡＭの特性の向上を図る。
【解決手段】ＳＲＡＭを構成するアクセストランジスタＡｃｃ１とビット線ＢＬとの間に抵抗変化層Ｒを有するＲｅＲＡＭ部ＲＭ１を設け、アクセストランジスタＡｃｃ２とビット線／ＢＬとの間に抵抗変化層Ｒを有するＲｅＲＡＭ部ＲＭ２を設ける。ＳＲＡＭ通常動作期間の終了時において、例えば、蓄積ノードＡに低電位（Ｌ＝０Ｖ）、蓄積ノードＢに高電位（Ｈ＝１．５Ｖ）が保持されている場合、ＲｅＲＡＭ部ＲＭ１をオン状態（ＯＮ）とし、ＲｅＲＡＭ部ＲＭ２をオフ状態（ＯＦＦ）とすることで、ＳＲＡＭの保持データをＲｅＲＡＭ部へ書き込み、再び、ＳＲＡＭ通常動作となった場合には、蓄積ノードＡおよびＢに対応するデータ書き戻すとともに、ＲｅＲＡＭ部ＲＭ１、ＲＭ２の双方をオン状態に（リセット）する。 （もっと読む）

【課題】データ信号ラインにＡＣ結合部が含まれる出力回路を備える半導体装置のＤＣテストの実施には、振幅を維持できないという問題がある。そのため、データ信号ラインにＡＣ結合部が含まれる出力回路を備える半導体装置であって、ＤＣテストを可能にする半導体装置が、望まれる。
【解決手段】半導体装置は、データ信号を外部に出力するメインドライバと、データ信号が伝達する配線と接続されているコンデンサと、一端がコンデンサと接続され、他の一端がバイアス電圧源に接続されている終端抵抗と、バイアス電圧源と終端抵抗との間に接続されている第１のスイッチと、を含むＡＣ結合部と、テストモード時にＡＣ結合部のバイアス電圧源と終端抵抗との接続を、第１のスイッチにより遮断する制御回路と、を備える。 （もっと読む）

【課題】半導体装置が動作状態から待機状態に移行するとき、内部電源電圧の目標電圧からの上昇を抑制する。
【解決手段】非動作状態の負荷回路への電源電流の供給に用いられる電源回路１５において、トランジスタＰＴＲＳ１は、外部電源電圧を受ける電源ノードと出力ノード１８との間に接続される。比較器５０は、第１の入力端子および参照電圧が入力される第２の入力端子を有し、第１および第２の入力端子間の電圧差に応じた制御電圧をトランジスタＰＴＲＳ１の制御電極に出力する。分圧回路４０は、出力ノードの電圧を分圧した電圧を比較器５０の第１の入力端子に出力する回路であり、分圧比を変更可能である。電源回路１５は、負荷回路が動作状態のときに、分圧回路４０の分圧比を第１の分圧比から第１の分圧比よりも高い第２の分圧比に変更する。 （もっと読む）

【課題】差動モード信号の反射とコモンモード信号の反射とを個別に制御する。
【解決手段】半導体パッケージ内の整合回路２０において、第１および第２の信号端子２ｐ，２ｎは、半導体チップ１０に設けられた差動信号の入出力用の一対のパッド１ｐ，１ｎとボンディングワイヤでそれぞれ接続され、互いに容量結合するように構成される。第３および第４の信号端子３ｐ，３ｎは、差動信号伝送用の一対の線路１２ｐ，１２ｎとそれぞれ接続され、互いに容量結合するように構成される。第１〜第４の補助端子２ｇ１，２ｇ２，３ｇ１，３ｇ２は、第１〜第４の信号端子２ｐ，２ｎ，３ｐ，３ｎとそれぞれ容量結合するように構成されるとともに、各々が接地電位と直接またはインダクタを介して接続される。第１のインダクタ５ｐは、第１および第３の信号端子２ｐ，３ｐ間に設けられる。第２のインダクタ５ｎは、第２および第４の信号端子２ｎ，３ｎ間に設けられる。 （もっと読む）

【課題】ホスト装置がデバイスとの間でのデータ転送に関する複数のコマンドを連続してデバイスに送信し、デバイスが該複数のコマンドの実行順を決定する通信システムにおけるデータ転送の効率を高める。
【解決手段】デバイス１５０は、ホスト装置１１０が発行した複数のコマンドのうちの、、次に実行するコマンドが決定した時点で、該次に実行するコマンドを通知するための次コマンド情報をホスト装置１１０に送信すると共に、該次に実行するコマンドに関するデータ転送の準備を行う（Ｓ６２、Ｓ７０）。ホスト装置１１０は、次コマンド情報をデバイス１５０から受信した際に、該次コマンド情報が示すコマンドの実行準備を開始する（Ｓ１２、Ｓ２０）。 （もっと読む）

【課題】貫通電極が絶縁膜で被覆されていようがいまいが、貫通電極と配線の接触面積を確保すること。
【解決手段】本実施形態に係る半導体装置は、第１の半導体チップ２００と、第１の半導体チップ２００上に積層された第２の半導体チップ３００と、第１の半導体チップ２００と第２の半導体チップ３００とを接続する貫通電極１２０と、を有している。貫通電極１２０は、第１の貫通電極部１２２と第２の貫通電極部１２４を有している。第１の貫通電極部１２２は、第２の半導体チップ３００において、第２の絶縁膜４２の上面から第２の配線３２の上部まで設けられている。第２の貫通電極部１２４は、第１の貫通電極部１２２の下面と繋がっており、かつ第２の配線３２と同一層から第２の半導体チップ３００の第１の配線３０上部まで設けられている。第１の貫通電極部１２２と第２の貫通電極部１２４の孔径は、平面視で、第１の貫通電極部１２２の孔径の方が大きい。 （もっと読む）