【課題】検知すべき吸収波長帯に適したバンドギャップを有する光吸収層の材料を容易に、かつ、自由に設計することができ、ＩｎＳｂ以外のバッファ層を用いることなく、各用途に応じた高感度な量子型赤外線センサを実現すること。
【解決手段】本発明による量子型赤外線センサを作製するための化合物半導体積層体は、基板に、ｎ型コンタクト層、光吸収層、ｐ型バリア層、ｐ型コンタクト層が順次積層された積層体であって、前記光吸収層として、ノンドープまたはｐ型ドーピングされたＩｎＳｂと、ノンドープまたはｐ型ドーピングされたＧａＳｂ、ＡｌＳｂ、ＡｌＧａＳｂ、ＩｎＡｓのうちいずれか一つとが周期的に積層された超格子構造体を採用することを特徴とする。 （もっと読む）

【課題】活性化率が高く、毒性が低く、且つ制御が容易であるｐ型ドーパントを用いた量子型赤外線センサ用化合物半導体積層体を製造する方法を提供すること。
【解決手段】本発明による量子型赤外線センサを作製するための化合物半導体積層体は、基板に、ｎ型コンタクト層、光吸収層、ｐ型バリア層、及びｐ型コンタクト層が順次積層された積層体であって、前記光吸収層は、ノンドープのＩｎＳｂと、ｐ型ドーパントとしてＳｉがドーピングされた、ＧａＳｂ、ＡｌＳｂ、及びＡｌＧａＳｂからなる群より選択された一種とが周期的に積層された超格子構造体を有することを特徴とする。 （もっと読む）

【課題】温度係数の小さいポリシリコン抵抗体を含む半導体装置の製造方法を提供する。
【解決手段】シリコン基板１にノンドープポリシリコン膜４を形成する工程と、ノンドープポリシリコン膜４をパターニングしてノンドープポリシリコンパターン４０を形成する工程と、ノンドープポリシリコンパターン４０を窒素雰囲気中でアニールし、ノンドープポリシリコンパターン４０のシリコン結晶粒径を拡大する第１アニール工程と、第１アニール工程においてシリコン結晶粒径が拡大されたノンドープポリシリコンパターン４０に導電型がＰ型のＢＦ2⁺イオンを注入する工程と、ＢＦ2⁺イオンが注入されたポリシリコン抵抗体８を酸素雰囲気中でアニールする第２アニール工程によって半導体装置を形成し、第１アニール工程は、不純物を注入する前で、ポリシリコン膜形成の後に行われ、処理時間が不純物の量に対応する。 （もっと読む）

【課題】動作電流を減少させることが可能となり、低消費電力化が可能となる増幅回路の提供。
【解決手段】この発明は、差動対を構成し、互いに逆相の差動入力信号ｖｉｐｘ、ｖｉｎｘが入力されるＭＯＳトランジスＭ１、Ｍ２と、ＭＯＳトランジスタＭ１、Ｍ２のそれぞれの負荷となるＭＯＳトランジスタＭ３、Ｍ４とを備えている。また、ＭＯＳトランジスタＭ３のバルクには、抵抗Ｒ５を介してバイアス電圧が印加されるととともに、キャパシタＣ３を介して反転出力信号ｖｏｎが入力される。さらに、ＭＯＳトランジスタＭ４のバルクには、抵抗Ｒ６を介してバイアス電圧が印加されるととともに、キャパシタＣ４を介して出力信号ｖｏｐが入力される。 （もっと読む）

【課題】磁気抵抗素子の出力を低下させずに耐環境性の向上を図る。
【解決手段】ＧａＡｓ単結晶基板（１１）上に、ＳｎドープＩｎＳｂ薄膜（１２ａ）をエピタキシャル成長させ（図２（ａ））、ＩｎＳｂ薄膜（１２ａ）をメサエッチングして感磁部１２を形成し、さらに、感磁部１２の上に、保護膜１６として窒化シリコン薄膜を形成する（図２（ｂ））。短絡電極１３、取り出し電極１４および接続電極１５を形成する部分の窒化シリコン薄膜（１２ａ）を除去し（図２（ｃ））、真空蒸着法により、各電極１３〜１５を蒸着し、リフトオフ法で短絡電極１３、取り出し電極１４および接続電極１５を形成した。これら電極は、Ｔｉ／Ｐｔ／Ａｕの積層構造とし、Ｔｉ／Ｐｔ／Ａｕ＝１００ｎｍ／２０ｎｍ／４５０ｎｍとした。そして、感磁部（１２）および短絡電極１３を含む全面に軟樹脂層１７としてゴム系樹脂を形成した（図２（ｄ））。 （もっと読む）

【課題】線形性に優れ、且つ、スプリアスが十分に低減された受信回路を実現する。
【解決手段】アンテナ１１０からの入力信号を増幅するローノイズアンプ１２０と、ローノイズアンプ１２０からの信号のピークをトラッキングし、トラッキングした値を保持するトラックホールド回路１３０と、トラックホールド回路１３０からの信号を平均化する平均化回路１４０と、平均化回路１４０からの信号をサンプリングし、サンプリングした信号を保持するサンプルホールド回路１５０とを含んで構成されるアナログ部の出力をデモジュレータ１６０を含んで構成されるデジタル部で復調する。これによりスプリアスの発生源となるミキサを含まないで受信回路を構成する。 （もっと読む）

【課題】部品点数の増大を伴うことなく電流センサの製造工程の簡略化および低コスト化を図る。
【解決手段】リードフレーム５０上に形成されたセンサ部５３とフレーム外枠５１とを一体にモールド成形してセンサパッケージ２１を形成する。このとき、磁性体コア１３が、フレーム外枠５１側から、フレーム外枠５１とセンサ部５３とを、Ｕ字状部分で挟み込むように、磁性体コア１３を配置するためのコア挿入用孔２１ａをセンサパッケージ２１内に同時に形成する。センサパッケージ２１を形成した後、この形成されたコア挿入用孔２１ａに磁性体コア１３を挿入する。そして、センサパッケージ２１と一体にモールド整形されたフレーム外枠５１の部分を一次導体１２として利用する。 （もっと読む）

【課題】フラクショナル分周器の分周数を周期的に切り替えることに起因するフラクショナルスプリアスを抑制したアキュムレータ型フラクショナルＮ−ＰＬＬおよびその制御方法を実現する。
【解決手段】アキュムレータ型フラクショナルＮ−ＰＬＬシンセサイザ１００を、その参照信号入力側の位相検出器の前段にアキュムレータ１２０からの誤差信号によって上記参照信号に対し位相調整を行う位相調整回路１３０を介挿して構成し、出力段のＶＣＯ１１４の出力を前段側にフィードバックするフラクショナル分周器１１５の出力である帰還信号と、上記位相調整された参照信号との両信号の位相差が生じないようにして、該両信号の位相差に応じた出力を得る位相検出器１１１の出力によってチャージポンプ１１２が駆動されないようにすることによって、フラクショナル分周器１１５の分周数を周期的に切り替えることに起因するフラクショナルスプリアスを抑制するように構成する。 （もっと読む）

【課題】可動電極に対向する固定電極の容量において、検出軸に垂直な方向に加速度がかかった際に、容量変化を起こさない電極配置パターン構造を有する静電容量型加速度センサを提供すること。
【解決手段】静電容量型加速度センサ１００は、一側電極セルＡ１と他側電極セルＡ２とからなる電極セル構造Ａを備えている。一側電極セルＡ１は、重錘体１０１の一側に設けられた一対の可動電極１０１ａ，１０１ｂと、その外側に各々配置された一対の外側固定電極１１１ａ，１１２ａと、その内側に各々配置された一対の内側固定電極１１１ｂ，１１２ｂとで構成されている。他側電極セルＡ２は、重錘体１０１の他側に設けられた一対の可動電極１０２ａ，１０２ｂと、その外側に各々配置された一対の外側固定電極１２１ａ，１２２ａと、その内側に各々配置された一対の内側固定電極１２１ｂ，１２２ｂとで構成されている。 （もっと読む）

【課題】モールド成型によりパッケージ化されてなる半導体装置において、パッケージからのストレスに起因する半導体デバイスの特性変化のさらなる抑制を図る。
【解決手段】Ｓｉ−ＬＳＩ２０２ａ、２０２ｂ全体をＳｉＯ₂膜２０５とＳｉＮ膜２０６とで覆い、２つのＳｉ−ＬＳＩ２０２ａ、２０２ｂ間のＳｉ基板２０１表面に、化合物半導体デバイスからなるホール素子２０８の感磁部を形成する。ホール素子２０８とＳｉ−ＬＳＩ２０２ａ、２０２ｂとを金属配線２１０で接続した後、ＳｉＮ膜２１１、ＳｉＯ₂膜２１２を形成して平坦化し、その上にＡｌ配線２１３を形成する。基板上面からみて、Ａｌ配線２１３の、ホール素子２０８と重なる領域にエッチング溶液注入穴２１４を形成しここからエッチング溶液を注入してＡｌ配線２１３の下部のＳｉＯ₂膜２１２を除去し中空部２１５を形成する。 （もっと読む）