【課題】一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しない多入力電源回路の提供。
【解決手段】この発明は、入力端子１０１〜１０３と出力端子１０４との間に出力安定化部１１０、１２０、１３０を備えている。出力安定化部１１０は、ＭＯＳトランジスタＭＮＬ１と、基準電圧生成回路１１１と、演算増幅器１１２と、共通の分圧回路１４０とを備えている。出力安定化部１２０は、ＭＯＳトランジスタＭＮＬ２と、基準電圧生成回路１１２と、演算増幅器１２２と、共通の分圧回路１４０とを備えている。出力安定化部１３０は、バイポーラトランジスタＱ１と、基準電圧生成回路１３１と、演算増幅器１３２と、レベルシフト回路１３５と、共通の分圧回路１４０とを備えている。 （もっと読む）

【課題】小型、簡易な構成でありながら、マイクロフォン等の周辺機器がデバイスに接続されたことを検出することが可能な接続機器の検出回路を提供する。
【解決手段】
入力端子１０１と電源検出回路１０４との間に設けられ、入力端子１０１と電源検出回路１０４との間を電気的に離接するＮチャネルＭＯＳトランジスタ１０３と、入力端子１０１と電源検出回路１０４との間のノード１０７に電力を供給する端子１１１と、端子１１１とノード１１７との間に設けられ、入力端子１０１に接続された接続機器に電流を流す抵抗素子１０９とによって接続機器の検出回路を構成する。電源検出回路１０４は、接続機器の抵抗値と抵抗素子１０９の抵抗値とによって分圧された分圧電圧ＶSNSの値を検出する。 （もっと読む）

【課題】 発振器に含まれる複数の遅延反転増幅回路の配線容量を高い精度で一定にすることにより、容易に正確、かつ高周波数の多相クロックを生成できる発振器を提供する。
【解決手段】 リング状に接続された遅延反転増幅回路１０１〜１０５を、１列にレイアウトし、かつ、遅延反転増幅回路１０２の出力端子から１０３の入力端子までの配線長と、遅延反転増幅回路１０３の出力端子から１０４の入力端子までの配線長と、遅延反転増幅回路１０４の出力端子から１０５の入力端子までの配線長と、遅延反転増幅回路１０５の出力端子から１０１の入力端子までの配線長と、遅延反転増幅回路１０１〜１０５の出力端子と接続されている配線の配線長を全て等しくする。 （もっと読む）

【課題】ラテラル・バイポーラトランジスタを有する半導体装置であって、エミッタ、コレクタ間の耐圧をより高めることができる半導体装置を提供する。
【解決手段】ＨＣＢＴ１００は、第１の導電層を構成する基板１と、ｎ−ｈｉｌｌ層１１と、素子分離酸化膜６とを備え、ｎ−ｈｉｌｌ層１１は第２の導電層と第３の導電層を含み、第３の導電層は第４の導電層を含み、第４の導電層はエミッタ電極３１Ａと接続し、コレクタ電極３１Ｂをさらに備え、ｎ−ｈｉｌｌ層１１はコレクタ電極３１Ｂと電気的に接続し、少なくとも２つのコレクタ電極３１Ｂを備え、ｎ−ｈｉｌｌ層１１はコレクタ電極３１Ｂと電気的に接続し、少なくとも２つのコレクタ電極３１Ｂは、コレクタ電極３１Ｂ同士を結ぶ直線と、ｎ−ｈｉｌｌ層１１に備わる少なくとも一つの側面の２つの対向する位置を結ぶ直線とが直交する位置にあることを特徴とする。 （もっと読む）

【課題】圧電素子等の容量性負荷にチャージされたエネルギーを無駄に消費することなく、容量性負荷を低消費電力で駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供する。
【解決手段】スイッチング駆動回路２４は、容量性負荷である圧電スピーカ１５に転送されたエネルギーを抵抗等でなるべく消費させずに、インダクタ４２を介してキャパシタ４１に再びチャージし、容量性負荷の駆動に再利用する。これにより、圧電スピーカ駆動用アンプ１４は、圧電スピーカ１５を低消費電力で駆動することができる。その際、圧電スピーカ１５を駆動するために必要なエネルギーは、ダイオード４８を介して、電源から自動的にキャパシタ４１に補充される。従って、ゲートドライバ２３は、スイッチング素子の制御を簡潔に行うことができる。 （もっと読む）

【課題】ゼロクロス付近においてもスイッチングの動作周期に基づく時間内にエネルギーの転送が終了するような駆動信号を生成して、その駆動信号によって容量性負荷を駆動するための各動作フェーズの動作を本来の動作時間通りに行うことのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供する。
【解決手段】ゲートドライバ回路２３は、駆動信号ＶＣＮ，ＶＣＰがゼロクロス付近の範囲ＲＺにあるときに、ＰＭＯＳトランジスタ４７，４９およびＮＭＯＳトランジスタ５０，５１の導通状態を切り換える。これによって、圧電スピーカー駆動用アンプ１４は、動作状態を、通常動作状態からゼロクロス動作状態にする。そして、その駆動信号ＶＣＮ，ＶＣＰによって圧電スピーカー１５を駆動するための各動作フェーズを、本来のスイッチング動作周期に基づく時間通りに行うことができる。 （もっと読む）

【課題】評価用ＴＥＧにおいて、ビアエッチングによる層間膜換算におけるオーバーエッチング量を数値化する。
【解決手段】第１の層間絶縁膜１２上の、ＶＩＡ実寸測定用パターン２の形成領域には下部配線を設けずに、ＶＩＡ抵抗測定用パターン４の形成領域には下部配線１４を設け、この上に第２の層間絶縁膜１６を生成する。この第２の層間絶縁膜１６に、エッチングによりビアホール２０ａを形成した後、導電性部材を堆積させてビアＴＥＧ２０を形成する。下層に下部配線１４が配置されたビアＴＥＧ２０（２０４）のビアホール深さｂと下層に下部配線１４が配置されないビアＴＥＧ２０（２０２）のビアホール深さａとの比からオーバーエッチング率（量）を演算する。 （もっと読む）

【課題】ΔΣ変調制御を用いた単一インダクタ多出力ＤＣ／ＤＣ変換回路を備えてさらなる早い応答速度を実現し、かつクロスレギュレーションの影響を小さくするスイッチング電源回路を得ること。
【解決手段】入力電圧が単一インダクタ２出力ＤＣ／ＤＣ変換回路１５０に入力されると、その出力電圧が第１及び第２のエラーアンプ１５１，１５２と第１及び第２のΔΣ変調回路１５３，１５４とドライブ回路１５５を介してΔΣ変調制御され、単一インダクタ２出力ＤＣ／ＤＣ変換回路１５０から出力電圧を得る。このΔΣ変調制御の特徴は、入力信号に比例して出力のパルス密度が変化することである。 （もっと読む）

【課題】駆動用アンプのゲインが変動するのをなるべく抑えて差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供する。
【解決手段】圧電スピーカー駆動用アンプ１４は、キャパシタ４１から圧電スピーカー１５に転送されたエネルギーを、圧電スピーカー１５を駆動するためのエネルギーに再利用する。その際に、ＰＷＭ回路２２のランプ波発生回路６１は、圧電スピーカー１５の両端子間の電圧変化分ΔＶ_ｎ（Ｖ）に含まれる、インダクタ４２にエネルギーをチャージする元のキャパシタ４１の両端子間の電圧値Ｖ_ｌｐ（Ｖ）の成分と、圧電スピーカー１５の両端子間の電圧値Ｖ_ｎ−１（Ｖ）＝Ｖ_ｓｐｋ（Ｖ）の成分とを打ち消すような傾きｋをもち、かつ、その傾きｋにチャージ時間ｔ（μＳ）の二乗が乗じられた二次のランプ波を発生させる。 （もっと読む）

【課題】なるべく少ない数のスイッチング素子で差動信号の駆動信号を生成して、その駆動信号によって容量性負荷を駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供する。
【解決手段】圧電スピーカー駆動用アンプ１４は、キャパシタ４１から圧電スピーカー１５に転送されたエネルギーを抵抗等でなるべく消費させずに、圧電スピーカー１５を駆動するためのエネルギーに再利用する。その際に、ゲートドライバ回路２３は、第１フェーズから第４フェーズまでの各動作フェーズに合わせて、スイッチング駆動回路２４のＰＭＯＳトランジスタ４５〜４９の導通状態を切り換える。これによって、圧電スピーカー駆動用アンプ１４は、なるべく少ない数のスイッチング素子で、差動信号の駆動信号を生成して、その駆動信号によって圧電スピーカー１５を駆動することができる。 （もっと読む）