【課題】
ダブルサンプル技術を用いたデルタシグマＡＤ変換器において、積分器のＤＡ変換器に用いる素子の製造偏差、および製造偏差により生じるオペアンプの入力オフセット電圧により、量子化雑音が増加する問題を解決する。
【解決手段】
デルタシグマＡＤ変換器を構成する積分器に、１クロック周期に２回のディジタル−アナログ変換を行うスイッチトキャパシタ回路のＤＡ変換器を設け、且つ前記の積分器を構成するオペアンプにオペアンプへの入力信号を変調するチョッパ回路とオペアンプの出力信号を復調するチョッパ回路を設け、前記のチョッパ回路を前記のＤＡ変換器に入力する信号によって生成する信号で切り替える。 （もっと読む）

【課題】演算増幅器のオフセット電圧を低減し、かつ容量雑音を低減して小型化可能としたアナログデジタル変換回路及び光結合型絶縁回路を提供する。
【解決手段】アナログ信号を入力し、第１の期間は前記アナログ信号を逆相で出力し、第２の期間は正相で出力する第１のスイッチ回路と、前記アナログ信号をクロスカップルに入力して積分するスイッチトキャパシタ型の第１の積分回路と、前記第１の積分回路の出力及び同相出力電位を出力する第２のスイッチ回路と、前記第２のスイッチ回路の出力をサンプリング及び積分する第２の積分回路と、前記第２の積分回路の出力を１ビット出力する量子化回路と、前記量子化回路の出力をアナログ信号とするデジタルアナログ変換回路と、を備え、前記第１及び第２の積分回路は、前記デジタルアナログ変換回路の出力をそれぞれクロスカップルに入力して積分する。 （もっと読む）

【課題】半導体基板に寄生する基板インピーダンスを介して電気的に結合する基板結合対策として、ガードリング等による、基板結合に対する低減効果を、設計段階で精度よく予測するシミュレーション手法による大規模半導体集積回路における基板結合の等価回路の生成方法を提供する。
【解決手段】基板結合等価回路の生成方法は、半導体集積回路の形成された半導体チップを水平方向にスライスした２個以上の水平部分チップに分割し、それぞれの水平部分チップを抵抗メッシュ近似して基板結合等価回路を導出して、これらの基板結合等価回路を回路ネットリスト上で接続することにより半導体チップ全体の基板結合等価回路を得る。この等価回路を用いて半導体チップ断面方向に強く局所性を持った不純物濃度分布があっても精度劣化しない基板結合による雑音を解析することを可能とする。 （もっと読む）

【課題】本発明は、回路規模を小型化することができると共に、消費電力を低減することができる送受信装置を提供することを目的とする。
【解決手段】入力されるアナログ信号のチャンネル数に対応して設けられ、アナログ信号に対してシグマデルタ・アナログデジタル変換を行うことにより、バイナリ・デジタル信号を生成する複数のシグマデルタ・アナログデジタル変換部４０、５０と、複数のシグマデルタ・アナログデジタル変換部４０、５０から出力されるバイナリ・デジタル信号に応じたパルス幅を有するパルス幅信号を生成するパルス幅変調エンコーダ７０と、パルス幅信号に基づいて発光素子を発光することにより、光信号を生成して伝送する発光素子駆動部８０とを備える。 （もっと読む）

【課題】１チャネルのフォトカプラを用いたアナログ情報の絶縁回路で、デジタル情報化化された１ビットデータとクロックとを同時に送ることを可能とする。
【解決手段】送信側チップ１０では、ＰＷＭエンコーダ１３が、所定周期Ｔのクロックによる１ビットデータの符号「０」にパルス幅「Ｔ／４」の、そして符号「１」にパルス幅「３Ｔ／４」の、それぞれを有するパルスを生成し上記クロックの立上りを一致させて送信するＰＷＭ方式を用いる。受信チップ２０では、ＰＷＭデコーダ２３がクロックの立上りから「Ｔ／２」のタイミングでデータを検出する。従って、「Ｔ／４」の時間的な余裕がある。すなわち、送信側からパルス幅でデータそしてパルスの立上りでクロック情報それぞれを１チャンネルで同時に送るので、受信側でデジタルデータの再生および出力が可能になる。 （もっと読む）

【課題】
単一の伝送路でデータと同期クロックを同時に転送するためのデータ転送回路を提供する。
【解決手段】
ｍチャネル、ｎビット（ｍ，ｎ：正整数）のデータ転送を行うために、データ転送部に送信回路１内のＰＷＭエンコーダ３で生成した多値（２のｍ乗×ｎ個以上）のパルス幅を持つパルス幅信号（ＰＷＭ信号５）を用い、受信回路２内のＰＷＭデコーダ４でＰＷＭ信号５をｍチャネル、ｎビットのデータにデコードすることで、データと同期クロック情報を同時に転送することを可能とする。 （もっと読む）