説明

富士通セミコンダクター株式会社により出願された特許

1,051 - 1,060 / 2,507


【課題】微細化が進んでも適切な歪を生じさせることができる半導体装置の製造方法を提供する。
【解決手段】nチャネルトランジスタ形成予定領域51nを覆う部分を残しながら絶縁膜6のエッチバックを行うことにより、pチャネルトランジスタ形成予定領域51p内のゲート電極4の側方にサイドウォール6aを形成する。サイドウォール6aをマスクとして半導体基板1の表面にp型不純物を導入してp型不純物導入領域8pを形成し、サイドウォール6aをマスクとしてp型不純物導入領域8pの表面に溝9を形成する。溝9内にSiGe層10を成長させる。絶縁膜6のエッチバックを行うことにより、nチャネルトランジスタ形成予定領域51n内のゲート電極4の側方にサイドウォールを形成し、nチャネルトランジスタ形成予定領域51n内において、このサイドウォールをマスクとして半導体基板1の表面にn型不純物を導入してn型不純物導入領域を形成する。 (もっと読む)


【課題】外部端子を削減しつつ、半導体集積回路の全経路の故障を検出する半導体集積回路及び電子機器を提供すること。
【解決手段】第3FF回路13は、第1FF回路11のスキャンイン端子SIから入力されるテストパターンに応じて、Lレベル又はHレベルの第3保持データDm3を出力端子Qから出力する。選択回路23は、第3FF回路13の出力端子Qから入力される第3保持データDm3に応じて、経路Aを通過する第1処理データDp1又は経路Bを通過する第2保持データDm2を選択データDeとして第2論理回路21に出力する。 (もっと読む)


【課題】工程増を招くことなく、極めて高い歩留まりでゲート電極について均一で十分なフル・シリサイド化を確実に実現する。
【解決手段】ゲート電極104a,104b及びソース/ドレイン領域107a,107bのNiシリサイド化を行うに際して、1回目のNiシリサイド化の後に1回目のmsecアニール処理であるフラッシュランプアニール処理を行い、2回目のNiシリサイド化、更には必要であれば2回目のフラッシュランプアニール処理を行って、ソース/ドレイン領域107a,107b上には1回目のフラッシュランプアニール処理で形成されたNiSi層111bを維持した状態で、フル・シリサイドゲート電極115a,115bを形成する。 (もっと読む)


【課題】下層導電層の表面を十分保護することができ、信頼性が高く、配線容量が小さなデュアルダマシン配線を有する半導体装置の製造方法を提供する。
【解決手段】導電性領域11を有する下地と10、下地の表面を覆う絶縁性エッチストッパ膜12と、絶縁性エッチストッパ膜上に形成された層間絶縁膜と、層間絶縁膜表面から第1の深さで形成された配線用溝と、配線用溝底面から導電性領域に達する接続用孔と、配線用溝および接続用孔を埋め込んで形成されたデュアルダマシン配線である。層間絶縁膜が配線用溝の側面および底面を包む第1種の絶縁層15と、第1種の絶縁層よりも下に配置され、第1種の絶縁層とエッチング特性の異なる第2種の絶縁層56とを含む。接続用孔は、断面で見た時に第1種の絶縁層内で傾斜し、上方に向かって次第に開口が増大する部分を有する。 (もっと読む)


【課題】画像認識を高速かつ低負荷により実現すること。
【解決手段】検索円C内の画像のうち代表扇形f内の画像とを比較して一致判定する。具体的には、代表扇形内画像gの特徴量を、(A)〜(L)の12分割された各扇形画像の特徴量とを比較することで一致判定をする。両特徴量は、たとえば、ヒストグラム分析によって得られた輝度を用いることができる。代表扇形内画像gと(K)の扇形画像とは、ともに右目に相当する画像であるため、一致と判定される。これにより、代表扇形内画像gは顔画像候補に決定される。また、一致した扇形内画像により、顔画像候補がどのような傾きを持っているかも把握することができる。 (もっと読む)


【課題】配線が露出しない配線基板を備える、信頼性の高い、安定して形成できる半導体装置を提供する。
【解決手段】配線基板20の一主面の外周縁部Xより内側に、配線22、及び配線22を被覆する保護層61を配設し、配線22及び保護層61が配設されない外周縁部Xに、絶縁シート80を周設する。配線基板20の一主面側に半導体素子40を搭載して配線22に電気的に接続し、半導体素子40の搭載面側を封止樹脂90で封止する。 (もっと読む)


【課題】データ転送を調停する調停部の設定を容易にしうるようにすること。
【解決手段】転送モニタ回路33は、調停回路31にて制御されるDMAチャネルのチャネル番号と、生成されるDMAチャネルにより転送されるデータのデータ量をモニタ情報として記憶する。そして、転送モニタ回路33は、調停回路31が調停する要求信号を出力する処理部21〜28が動作するタイミングを制御する同期信号Syncや、処理部21〜28から出力されるエラー通知信号ERR、等に基づく期間のモニタ情報を記憶する (もっと読む)


【課題】 半導体装置及びその製造方法に関し、バリアメタルの絶縁膜及びCuに対する密着性と、Cu拡散防止とを両立する。
【解決手段】 絶縁膜に設けた凹部の側壁にシール絶縁膜を形成し、シール絶縁膜の内側に順にシール絶縁膜との密着性が優れている第1の導電性バリア層、Cu拡散阻止能力が高い第2の導電性バリア層、及び、Cu系埋込電極との密着性が優れている第3の導電性バリア層の3層構造のバリア層を介してCu系埋込電極を設ける。 (もっと読む)


【課題】回路規模の増大を抑止しつつ、スイッチング周波数を所望の周波数にするDC−DCコンバータの制御回路、DC−DCコンバータ及び電子機器を提供すること。
【解決手段】カウンタ回路5の第1及び第2D−FF回路A1,A2は、ソフトスタートにおいて基準クロック信号CLKのカウンタクロック信号CCKをカウントし、通常動作において、スイッチング電圧Vswのカウンタクロック信号CCKを分周する。 (もっと読む)


【課題】低損失で色温度の変化を抑制すること。
【解決手段】ドライバ回路は、負荷13に含まれる発光ダイオード13a〜13dのカソード側に接続されたトランジスタQ2を制御信号Scによりオンオフすることにより、負荷13を駆動する。負荷13に流れる駆動電流Idは、トランジスタQ2とグランドとの間に接続された抵抗R1と、ノードN2の駆動電圧Vdに応じて設定される。ドライバ回路は、負荷13に含まれる発光ダイオード13a〜13dのカソード側に接続されたトランジスタQ2と抵抗R1の間のノードN2の電圧Vdと等しい保持電圧Vhを誤差増幅器22に帰還して駆動信号Sdのパルス幅を調整する。 (もっと読む)


1,051 - 1,060 / 2,507