【課題】電源ノイズに対応して効率良く、短い試験時間で、被検査回路の回路マージンに最適な動作率で試験を行うことを可能とし、信頼性の高い試験を実現する。
【解決手段】半導体装置のスキャンテストを行うに際して、複数のＦＦ回路に試験用データを入力し、ＦＦ回路の電源ノイズを計測して、計測されたＦＦ回路の電源ノイズに基づいてＦＦ回路の動作数を算出し、算出された動作数に基づいて、第１のスキャンチェーン２のＦＦ回路１１を同時に使用できるＦＦ回路１１の組に分類し、当該組ごとに順次試験を行う。 （もっと読む）

【課題】
ボンディングワイヤの寄生インダクタンスによる共振回路の影響を抑制する。
【解決手段】
集積回路装置は，第１，第２の電源ドメインを有し，第１の電源ドメインは，第１及び第２の電源配線と，第１及び第２の電源配線間に設けられた内部回路と，第１及び第２の電源配線との間に電位差が発生したときに第１及び第２の電源配線との間を電気的に導通するクランプ回路とを有する。そして，クランプ回路と第１の電源配線との間と，クランプ回路と第２の電源配線との間，のいずれか１つまたは両方に設けられ，クランプ回路が導通するときに電流を流す接合素子とを有する。 （もっと読む）

【課題】出力電圧の変動を抑制すること。
【解決手段】制御回路１２の参照電圧生成回路２５は、コンバータ部１１に含まれるメイン側のトランジスタＴ１のオフ期間に、入力電圧Ｖｉと出力電圧Ｖｏに応じた傾きのスロープを参照電圧ＶＲ１に付加する。制御回路１２の比較器２１は、出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じた信号Ｓｅを出力する。制御回路１２は、この信号Ｓｅのタイミングで、コンバータ部１１のトランジスタＴ１を所定時間オンする。 （もっと読む）

【課題】試験時にエラー訂正回数の上限値を任意に設定可能な半導体記憶装置を提供する。
【解決手段】カウンタ１５ａはエラー訂正回数を計数し、レジスタ１６ａは外部からエラー訂正回数の上限値を変更する旨の上限値設定信号（図１の場合は外部上限値取り込み信号）が入力されると上限値を変更し、比較回路１７は、エラー訂正回数と、変更した上限値とを比較する。 （もっと読む）

【課題】
キャパシタの容量値の相対誤差の影響を抑えた変換回路と，それを有するパイプライン型ＡＤ変換回路を提供する。
【解決手段】
単位変換回路は，第１期間において，差動入力の差電圧が第１のキャパシタＣＳＦに印加され，第２期間において，アンプＡＭＰの入出力間に第１のキャパシタＣＳＦが接続され，差動入力に応じた参照電圧とアンプ入力との間に第２のキャパシタＣＲが接続される。キャパシタ間に相対誤差が存在していても，ＡＤ変換誤差を抑制することができる。 （もっと読む）

【課題】集積回路内における機能ブロックをドメイン毎に電力制御を行う電力管理回路で動作するアプリケーションについて、開発工数の増大や再利用性の低下を防ぐことを目的とする。
【解決手段】集積回路内における機能ブロックの利用管理を行う資源管理部と、電力制御要求を、ドメイン毎に機能ブロックの電力制御を行う電力制御機構に対して送信する電力管理部とを有する。電力制御要求では、ドメインと当該ドメインに対する電力制御内容とが指定されている。電力管理部は、電力制御機構に対し電力制御要求を送信する前に、ドメインに所属する機能ブロックの種別と電力制御内容とに応じて、資源管理部を用いて、ドメインに所属する機能ブロックの利用を禁止する利用禁止処理を行う。 （もっと読む）

【課題】安定した動作を行うことができる半導体回路を提供することを課題とする。
【解決手段】ソースが第１の電位ノードに接続される第１のｐチャネルトランジスタ（２０１）と、ソースが第２の電位ノードに接続される第１のｎチャネルトランジスタ（２０２）と、ゲートが第１のｎチャネルトランジスタのドレインに接続され、ドレインが第１のｎチャネルトランジスタのゲートに接続される第２のｐチャネルトランジスタ（２０３）と、ゲートが第１のｐチャネルトランジスタのドレインに接続され、ドレインが第１のｐチャネルトランジスタのゲートに接続される第２のｎチャネルトランジスタ（２０４）と、第１のｐチャネルトランジスタ及び第１のｎチャネルトランジスタのドレイン間に接続される第１の抵抗（３０１，３０２）と、第２のｐチャネルトランジスタ及び第２のｎチャネルトランジスタのドレイン間に接続される第２の抵抗（３０３，３０４）とを有する。 （もっと読む）

【課題】外付け素子を使用することなく、液晶パネルのフィードスルー電圧の調整を容易に行い得る電圧調整回路を提供する。
【解決手段】制御信号ＣＴＬの立下りに基づいてクランプ電圧まで立下る出力信号ＶGHMを生成する電圧調整回路であって、外部から入力されるデータＤＡＴＡに基づいて、出力信号ＶGHMの立下りの傾きを調整する傾き調整部２１と、データに基づいてクランプ電圧を調整するクランプ電圧調整部２２とを備えた。 （もっと読む）

【課題】寄生抵抗、寄生容量を低減する。
【解決手段】基板に、第１配線層１１１と、前記第１配線層１１１の上層に層間絶縁膜１３２と、前記層間絶縁膜１３２の上面に開口部を有し前記層間絶縁膜にホール１１２Ａと、前記ホール１１２Ａ内壁面を被覆する第１金属層１１２と、前記第１金属層１１２で被覆されたホール１１２Ａ内に第２金属層１１３と、前記第１金属層１１２の上層に誘電絶縁膜１３５と、前記誘電絶縁膜１３５の上層に第２配線層１１４−１１６と、を備え、前記ホール１１２Ａ内壁面を被覆する第１金属層１１２が前記誘電絶縁膜１３５下層の下部電極の少なくとも一部を形成し、前記第２配線層１１４−１１６の前記下部電極に対向する部分が前記誘電絶縁膜上層の上部電極Ｐ１を形成し、前記下部電極、誘電絶縁膜１３５および上部電極Ｐ１によってコンデンサ１６０が形成されている。 （もっと読む）

【課題】 抵抗素子の抵抗値の選択範囲を拡大し、且つ抵抗層形成後にシリサイドブロックを形成せずに該抵抗層のシリサイド化を防止することを可能にする。
【解決手段】 半導体領域１１上に絶縁膜１５を形成し、絶縁膜１５を介して半導体領域１１に不純物のイオン注入１２を行う。これにより、絶縁膜１５の下に抵抗層１３が形成されるとともに、抵抗層１３に隣接して電極領域１４が形成される。その後、電極領域１４の表面にシリサイド膜１７を形成する。このとき、絶縁膜１５は、抵抗層１３がシリサイド化されることを防止するシリサイドブロックとして機能する。イオン注入１２として、同一半導体基板上に形成されるＭＯＳトランジスタのソース／ドレイン領域への不純物注入工程を利用し得る。 （もっと読む）