説明

富士通セミコンダクター株式会社により出願された特許

121 - 130 / 2,507


【課題】複数のパイプラインを有するプロセッサにおいて、処理効率を低下させることなくバンク競合を回避する。
【解決手段】メモリの複数のバンクに第1のバンクアクセス順序でアクセスする第1の処理部と、前記第1の処理部のアクセスの開始に続いて第2のバンクアクセス順序で前記複数のバンクにアクセスを開始する第2の処理部と、前記第1の処理部及び前記第2の処理部による前記複数のバンクへのアクセスが競合する場合に、前記第2のバンクアクセス順序を前記競合が生じない第3のバンクアクセス順序に並べ替えて前記第2の処理部を前記複数のバンクにアクセスさせる制御部とをプロセッサに備えることで、処理効率を低下させることなくバンク競合を回避できる。 (もっと読む)


【課題】高速で動作し得る不揮発性半導体記憶装置を提供する。
【解決手段】選択トランジスタとメモリセルトランジスタMTとを有するメモリセルMCがマトリクス状に配列されて成るメモリセルアレイ10と、ビット線BLの電位を制御する列デコーダ12と、第1のワード線WL1の電位を制御する電圧印加回路14と、第2のワード線WL2の電位を制御する第1の行デコーダ16と、ソース線SLの電位を制御する第2の行デコーダ18とを有し、列デコーダは電圧印加回路及び第2の行デコーダより耐圧の低い回路により構成されており、第1の行デコーダは電圧印加回路及び第2の行デコーダより耐圧の低い回路により構成されている。ビット線と第2のワード線とが高速で制御され得るため、メモリセルトランジスタに書き込まれた情報を高速で読み出すことができる。 (もっと読む)


【課題】 半導体集積回路装置の試験方法及び半導体集積回路装置に関し、所定の回路動作を行った状態のまま半導体集積回路装置側の操作で所望の温度に制御する。
【解決手段】 スクリーニング試験前の工程にて測定された半導体集積回路装置の回路毎の電源電流値或いは電流ランクのいずれかにより、前記半導体集積回路装置全体毎または個別の回路動作毎に、適切な周波数に周波数設定し、所望の発熱量になるよう発熱量の制御を行い、スクリーニング試験時に、所定の回路動作を行った状態のまま所望の温度に制御する。 (もっと読む)


【課題】アナログ入力信号に対する周波数の制限を抑制したバックグランドキャリブレーションを行うADCとその補正回路を提供する。
【解決手段】アナログ入力信号をサンプリング周波数(以下fs)でサンプリングしてデジタル出力信号に変換するADCであって,アナログ入力信号をタイムインタリーブでデジタル出力信号に変換するN個のアナログデジタル変換(以下ADC)チャネルと,N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と,N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと,デジタル出力信号に応じて前記適応フィルタの係数を生成する補正回路とを有し,補正回路は,デジタル出力信号に含まれるアナログ入力信号成分と誤差に対応するイメージ信号成分のうち,イメージ信号成分の直流成分を演算し,直流成分に基づいて当該直流成分が抑制されるように前記係数を演算する。 (もっと読む)


【課題】シリコン基板表面に到達する深い溝部であっても、所望の保護溝部形成を安定して行うことができる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、活性素子が形成された素子領域を有する基板と、前記基板上に形成され、多層配線構造を含む積層体と、前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、前記積層体上に形成され、前記保護溝部の外縁に沿って延在する第1のマスクパターンと、前記積層体上に形成され、前記保護溝部の内縁に沿って延在する第2の金属マスクパターンと、を有する。 (もっと読む)


【課題】半導体装置と他の半導体装置との接合強度を強くする製造方法を提供する。
【解決手段】半導体装置2の第一の面15に形成された複数の突出部12と、前記複数の突出部12の上部に形成された第一接合部14と、前記複数の突出部12の側面に形成された第二接合部16と、前記複数の突出部12の間の前記第一の面15に形成された複数の第三接合部18とを有し、前記第一ないし第三接合部14,16,18を介して他の半導体装置に接合されること。 (もっと読む)


【課題】少ない情報で不良メモリセルを冗長メモリセルに切り替えることができるメモリ装置を提供することを課題とする。
【解決手段】メモリ装置は、複数のメモリセルと、冗長メモリセルと、複数のメモリセルの中の不良メモリセルを冗長メモリセルに切り替えるセレクタとを含む複数のメモリセルブロック(501〜503)と、複数のメモリセルブロックの各々が不良メモリセルを有するか否かの不良情報、及び不良メモリセルを有するメモリセルブロック内の不良メモリセルを特定するための特定情報に基づき、複数のメモリセルブロックのセレクタの制御信号を出力する制御回路(522)とを有し、制御回路は、複数のメモリセルブロックのセレクタの制御信号の各ビット線に対応して設けられ、特定情報をシリアルにシフトするための複数のフリップフロップ(FF0〜FF8)を有する。 (もっと読む)


【課題】前記半導体装置をスクライブ工程により切り離す際に、クラックが歪みを蓄積した保護膜を伝播して半導体装置内部に侵入するのを抑制し、半導体装置の製造歩留まりを向上させる。
【解決手段】半導体装置は、活性素子が形成された素子領域を有する基板と、前記基板上に形成され、多層配線構造を含む積層体と、前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、前記保護溝部の底面の一部及び前記保護溝部の内側の側壁面に連続して形成された保護膜と、を有する。 (もっと読む)


【課題】薬液の除去性能を高く維持することができる半導体装置の製造方法及び処理装置を提供する。
【解決手段】レジストパターン3をマスクとして絶縁膜2をドライエッチングすることにより開口部4を形成する。絶縁膜2のドライエッチングの際に開口部4の内面に付着した反応生成物5に波長が200nm以下の紫外線を照射して、反応生成物5に含まれる有機成分を分解する。薬液を用いて、有機成分の分解後に開口部4の内面に残存している付着物6を除去する。付着物6が除去された開口部4内に導電膜7を形成する。 (もっと読む)


【課題】消費電力を低減すること。
【解決手段】グローバル入出力回路21のライトアンプWAGは一対のスイッチSW1,SW2を介してデータビット線対DBL,DBLXと接続されている。データビット線対DBL,DBLXは、スイッチSW3,SW4を介して、グローバル入出力回路21と各ブロック22,23との間でデータを転送するグローバルビット線対GBL,GBLXとそれぞれ接続されている。ライトアンプWAGは、入力データDIに応じてデータビット線対DBL,DBLXを駆動する。スイッチSW1,SW2をオフし、ライトアンプWAGからデータビット線対DBL,DBLXを切り離す。そして、スイッチSW3,SW4をオンし、データビット線対DBL,DBLXにグローバルビット線対GBL,GBLXを接続する。 (もっと読む)


121 - 130 / 2,507