説明

富士通セミコンダクター株式会社により出願された特許

141 - 150 / 2,507


【課題】コストを抑えながら効率的にラスタライズ処理を行う画像描画装置を提供する。
【解決手段】ブロック単位に、当該ブロックに描画されるプリミティブの頂点のプリミティブパラメータを第1のメモリから読み出し、ブロック内の各画素について、前面に描画されるプリミティブの識別情報を生成し第2のメモリのプリミティブ番号メモリに書き込む描画プリミティブ識別情報生成部と、ブロック単位に、プリミティブの描画命令の入力順に、対象プリミティブのプリミティブパラメータを第1のメモリから読み出すと共に、プリミティブ番号メモリに対象プリミティブの識別情報を有する画素について画素データを生成し書き込む画素データ生成部とを有し、描画プリミティブ識別情報生成部は、前記識別情報の生成中に、ブロックに描画され入力順の最も早いプリミティブの識別情報を先頭識別情報として保持し、画素データ生成部は、先頭識別情報のプリミティブから入力順に、プリミティブパラメータを読み出す。 (もっと読む)


【課題】実際の強誘電体メモリセルについて疲労特性を直接に測定する試験方法を含む半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板上に形成された強誘電体キャパシタの疲労特性の面内分布を取得する第1の工程と、前記面内分布に基づいて、半導体装置を製造する第2の工程と、を含み、前記第2の工程は、前記半導体装置が形成される基板上に複数の強誘電体キャパシタを形成し、前記第1の工程で取得された疲労特性の面内分布から、前記半導体装置が形成される基板上の特定領域を指定し、前記特定領域に形成された前記強誘電体キャパシタについて疲労特性を測定し、前記特定領域の強誘電体キャパシタについて測定した前記疲労特性に基づき、前記特定領域の強誘電体キャパシタについて良否判定を行い、前記良否判定の結果が良であれば、前記複数の強誘電体キャパシタの全てについて良と判定する。 (もっと読む)


【課題】OPC処理にかかる処理時間を短縮することができる光近接効果補正方法を提供する。
【解決手段】1つのシミュレーション点について、0度回転、90度回転、180度回転、270度回転、0度回転+鏡像、90度回転+鏡像、180度回転+鏡像、270度回転+鏡像の8通りの回転・鏡像状態に対応するシミュレーション点データを作成する。この作成したシミュレーション点データを比較することにより、影響範囲内における図形の配置及び形状が同じになる同一シミュレーション点を算出する。 (もっと読む)


【課題】SOI基板に形成されるMOSトランジスタの特性を向上することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板1上に埋込絶縁層2を介して形成される第1半導体層3と、前記第1半導体層3及び前記絶縁層2内に形成され、前記第1半導体層3に接する第2半導体層12と、前記第2半導体層12の上に形成されるゲート絶縁膜13と、前記ゲート絶縁膜13上に形成されるゲート電極14gと、前記ゲート電極14gの側壁に形成されるサイドウォール7とを有する。 (もっと読む)


【課題】多層配線内の信号線とそれに接続されるビアとを共に同軸構造にする。
【解決手段】多層配線には、例えば、異なる層に設けられる信号線10,20と、これらの信号線10,20間を接続する接続部30(ビア)が設けられる。信号線10,20は、配線層及び配線層間を接続する接続層で囲み、同軸構造とする。更に、信号線10,20間を接続する接続部30も、配線層及び配線層間を接続する接続層で囲み、同軸構造とする。信号線10,20のほか接続部30も同軸構造とすることで、信号線10,20及び接続部30を伝送される信号の、周囲からの、又は周囲への、電磁気的な影響が効果的に抑制されるようになる。 (もっと読む)


【課題】半導体製造装置及びパーティクルトラップにおいて、効果的にパーティクルを低減すること。
【解決手段】半導体基板Wを収容するチャンバ2と、チャンバ2内を減圧する減圧ポンプ7と、チャンバ2と減圧ポンプ7の間に設けられ、減圧ポンプ7の吸入流路Qを画定する管23を備えたパーティクルトラップ21とを有し、管23の吸入側の開口端23bを自由端にして、該開口端23bの開放方向Dを調節自在にした半導体製造装置による。 (もっと読む)


【課題】ドライバ回路と検査対象デバイスとの隔離を可能としつつドライバ回路のメンテナンスを容易とすること。
【解決手段】検査対象デバイス14を搭載する第1ソケット12と、前記検査対象デバイスに試験信号を出力するドライバ回路18を搭載する第2ソケット16と、前記第1ソケットと前記第2ソケットとが搭載された試験ボード10と、前記第1ソケットが配置された空間と前記第2ソケットが配置された空間との間を隔離可能な開閉自在のシャッタ20と、を具備する試験装置。 (もっと読む)


【課題】電磁波のシールド機能とアンテナ機能を兼ね備えた小型の半導体装置を提供する。
【解決手段】半導体装置(半導体モジュール)10aは、回路基板(モジュール基板)11、及び回路基板11に実装された半導体素子12を含む。半導体素子12の上面には電磁波をシールドするシールド層13が配設され、シールド層13の上方にアンテナ素子14が配設される。半導体素子12とアンテナ素子14とは、接続部15によって電気的に接続される。これにより、電磁波のシールド機能とアンテナ機能を兼ね備えた小型の半導体装置10aが実現される。 (もっと読む)


【課題】 外部端子の雑音の影響を抑制しつつ、リーク電流を低減する。
【解決手段】 アナログスイッチ回路は、第1ノードと第2ノードとの間に配置された第1スイッチと、第2ノードと第3ノードとの間に配置された第2スイッチと、所定の電圧が供給される第4ノードと第2ノードとの間に配置された第3スイッチと、少なくとも2種類の制御信号を受け、第1スイッチおよび第2スイッチをオンし、かつ、第3スイッチをオフする第1制御と、第1スイッチ、第2スイッチおよび第3スイッチをオフする第2制御と、第1スイッチおよび第2スイッチをオフし、かつ、第3スイッチをオンする第3制御とのいずれかを、制御信号の組み合わせに基づいて実施する制御部とを有している。 (もっと読む)


【課題】静電チャックと半導体製造装置において、ウェハの温度を均一にすること。
【解決手段】表面に、ガス孔20と、該ガス孔20に連通する溝30とが形成され、溝30の開口端の幅W1が、前記開口端よりも下の前記溝30の幅WXよりも狭いことを特徴とする静電チャックによる。 (もっと読む)


141 - 150 / 2,507