説明

富士通セミコンダクター株式会社により出願された特許

2,421 - 2,430 / 2,507


【課題】本発明の課題は、タイミング検証結果と関連付けてOPC精度を変更することを目的とする。
【解決手段】本発明の課題は、半導体回路設計をシミュレーションする半導体回路設計方法であって、コンピュータが、レイアウトデータを参照してパス毎に遅延余裕度を算出する遅延余裕度算出手順と、前記遅延余裕度が光近接効果補正の精度を落とせる範囲内である場合に、該当するセル毎に高精度の光近接効果補正が不要であることを示す高精度不要情報を生成する高精度不要情報生成手順とを実行することにより達成される。 (もっと読む)


【課題】パッケージ化され放熱体を備えた半導体装置であって、前記放熱体により熱を放散する一方、パッケージ全体の厚さを厚くすることなく、反り又は歪み等の変形を軽減することができる構造を有する半導体装置を提供する。
【解決手段】半導体装置20は、配線基板21と、前記配線基板21上に配設された半導体素子22と、前記配線基板21上の電極と、前記半導体素子22の電極パッドとを接続する複数のボンディングワイヤ23と、前記配線基板21上で、前記半導体素子22の一部及び前記複数のボンディングワイヤ23を封止する樹脂25と、前記樹脂25上に配設された放熱体26と、を有し、前記放熱体26は、前記ボンディングワイヤ23の配設箇所に面している部位が他の部位よりも厚さが薄く形成されていることを特徴とする。 (もっと読む)


【課題】本発明の課題は、回路設計段階における配線のダミー発生時に半導体の積層構造による下層からの段差影響を吸収するように配線することによって、上層への段差影響を抑止することを目的とする。
【解決手段】上記課題は、コンピュータが半導体の回路設計に係るレイアウトデータを作成する半導体レイアウトデータ作成方法であって、該コンピュータが、前記レイアウトデータから下層の配線データを参照し、該下層の配線の配線幅に応じて、該下層の配線の領域に相当する処理層の領域にダミー配線データを発生させるダミー発生手順を実行することを特徴とする半導体レイアウトデータ作成方法により達成される。 (もっと読む)


【課題】 DCMで動作する場合にもハイサイド側を確実に導通するDC−DCコンバータおよびその制御方法を提供すること。
【解決手段】 DC−DCコンバータは、電源電圧VBに至る経路およびローサイドトランジスタFET1のドレインに至る経路の間に接続されるカップリング容量のローサイドトランジスタFET2のドレイン側の端子および接地電位の間に接続されるスイッチ部と、ハイサイドトランジスタFET1の導通に先立ち、スイッチ部を導通し、ハイサイドトランジスタFET1の導通に同期して、スイッチ部を非導通にするローサイド側nchFET制御回路10と、を備えることを特徴とする。 (もっと読む)


【課題】 エラーを検出するための演算回路の規模を小さくし、不良の救済効率を向上する。
【解決手段】 第1パリティブロックは、レギュラーデータ用のメモリブロックに対応して設けられる。第2パリティコードを構成する各パリティビットは、一度にアクセスされる第1パリティコードの全ビットに共通である。パリティエラー訂正部は、第1パリティコードのエラーを第2パリティコードを用いて訂正する。データエラー訂正部は、レギュラーデータのエラーを、パリティエラー訂正部により訂正された第1パリティコードを用いて訂正する。第2パリティコードは、複数の第1パリティコードの全ビットに共通のコードであるため、1回の演算で第2パリティコードを生成でき、1回の演算で第1パリティコードのエラーを検出できる。したがって、エラー検出用の演算回路の規模を小さくでき、不良の救済効率を向上できる。 (もっと読む)


【課題】画質を向上することができる。
【解決手段】ラインメモリ2は、処理対象の画素の値と、処理対象の画素の値の周辺を取り囲む画素の値とを出力する。最大/最小値除去部4は、ラインメモリ2から出力された、処理対象の画素より後に処理対象となる画素の値のうち、最も大きい画素の値と最も小さい画素の値とを実質的に除去する。平均値算出部5は、最も大きい画素の値と最も小さい画素の値とを除去した残りの画素の値と、ラインメモリ2から出力された、処理対象の画素より前に処理された画素の値との平均値を算出する。比較処理部6は、処理対象の画素の値と平均値算出部5により算出された平均値との比較を行い、差分が予め定められたしきい値以上である場合に、処理対象の画素の値を、平均値に置き換える。 (もっと読む)


【課題】フォトマスクのペリクル膜内空間に発生する成長性異物の原因となるアウトガス等を除去して、成長性異物の発生を抑えるフォトマスクの保管方法を提供することである。フォトマスクの成長性異物の有無の検査、成長性異物を除去する洗浄を行うことのないフォトマスク保管方法を提供する。
【解決手段】フォトマスク10を構成するペリクルフレーム13に、ペリクル膜内空間18と外部とをつなぐ通気孔15を設けたフォトマスク10を収納・保管するフォトマスクストッカー30に内部の気圧を制御する機能を持たせ、フォトマスクストッカー30内の雰囲気を減圧、常圧、加圧を繰り返すことで、ペリクル膜内空間18の雰囲気を、外部から供給された清浄度の高い雰囲気と置換させるフォトマスク保管方法である。 (もっと読む)


【課題】信頼性が維持された表面形状センサとその製造方法を提供すること。
【解決手段】シリコン基板10と、シリコン基板10の上方に形成された層間絶縁膜40と、層間絶縁膜40の上に形成された検出電極膜44a及び静電気放電電極膜44bと、検出電極膜44a及び静電気放電電極膜44bの上に形成され、該静電気放電電極膜44bの上に第1開口51aを備えたパッシベーション膜51と、パッシベーション膜51の上に形成され、第1開口51aが露出する第1窓55aを備えたテトラヘドラルアモルファスカーボンよりなる最上層の保護絶縁膜55とを有し、静電気放電電極膜44bの最上層に第1導電性酸化金属膜45が形成された表面形状センサによる。 (もっと読む)


【課題】オーディオとビデオとの同期ずれの発生を抑制することができるようにしたオーディオ・ビデオ復号装置を提供する。
【解決手段】ビデオ・デコーダ27が次フレームのデコードを開始する際に、フレーム・バッファ28〜31内の未表示フレーム数が2枚未満のときは、次フレームの一部分については、通常デコード処理を簡略化した簡易デコード処理(色差処理の省略、輝度のAC成分処理の省略、輝度のDC成分処理の省略など)を行う。 (もっと読む)


【課題】
大型ウエハにおいても均一な丸め込み酸化が行なえ、かつ増加する工程が過度の負担にならない半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、シリコン基板の表裏両面上方に窒化シリコン膜、その上にTEOS酸化シリコン膜をCVDで堆積する工程と、表面側TEOS酸化シリコン膜を除去する工程と、TEOS酸化シリコン膜を脱ガスアニールする工程と、表面側窒化シリコン膜をエッチングマスクとしてシリコン基板に素子分離溝をエッチングする工程と、1000℃以上の温度の丸め込み酸化をバッチ処理で行なう工程と、HDP酸化シリコン膜で素子分離溝を埋め込む工程と、を含む。 (もっと読む)


2,421 - 2,430 / 2,507