説明

富士通セミコンダクター株式会社により出願された特許

2,501 - 2,507 / 2,507


【課題】簡易な構成で、従来技術より短いノイズ除去時間の測定が可能な技術を提供する。
【解決手段】信号から所定のパルス幅以下のパルスノイズを除去すべく構成されたノイズフィルタと、ノイズフィルタの出力信号がセット端子に入力されるセットリセットフリップフロップと、セットリセットフリップフロップの出力信号が出力されるモニタ端子と、を備える信号処理回路である。 (もっと読む)


【課題】配線層レイアウトデータの改版を行なうとき、改版層数を削減して改版コストを低減し、かつ改版による回路特性の劣化を防止し得るレイアウトデータの改版方法を提供する。
【解決手段】修正された新ネットリストを読み込む工程と、レイアウトデータと新ネットリストを比較する工程と、比較結果に基づいてエラーネットを確認する工程と、エラーネットの配線要素に基づいて改版対象層と非改版対象層を設定する工程と、エラーネットの配線要素を浮き配線として設定する工程と、浮き配線を改版ネットの配線要素として割り当てる工程と、改版前ネットと浮き配線に基づいて改版ネットを生成する工程と、改版ネットの枝きり処理を行う工程とを備えた。 (もっと読む)


【課題】リソグラフィープロセスを工夫することにより、フォトマスクにおけるマスクパターンの寸法誤差を容易且つ確実に補正し、所望のレジストパターンを正確に形成する。
【解決手段】先ず、レジストパターンの厚肉化により変化する寸法と、厚肉化の工程における熱処理の温度との関係を予め求めておく。続いて、マスクパターンの寸法を計測し、その計測結果を上記の関係に適用して、レジストパターンを所望の寸法に厚肉化するための最適な熱処理温度を決定する。 (もっと読む)


【課題】電源配線間に電源電圧安定化のために挿入する抵抗付きデカップリングコンデンサの抵抗素子の最適抵抗値を自動算出できる半導体集積回路の設計方法を提供する。
【解決手段】電源配線の抵抗成分32A、32Bの合成抵抗値とインダクタ成分33A、33Bの合成インダクタンスと電源配線間の容量34の容量値C1とで決まる第1の共振周波数faと、電源配線の抵抗成分32A、32Bの合成抵抗値とインダクタ成分33A、33Bの合成インダクタンスと電源配線間の容量34の容量値C1と抵抗付きデカップリングコンデンサ35の容量値C2とで決まる第2の共振周波数fbを算出し、第1の共振周波数faと第2の共振周波数fbの平均値(fa+fb)/2における抵抗付きデカップリングコンデンサ35のコンデンサ36のインピーダンスに等しい値を抵抗付きデカップリングコンデンサ35の抵抗素子37の最適抵抗値として算出する。 (もっと読む)


【課題】 マスク工程を簡略化しながらも、レイアウト面積を縮小した高耐圧MOSトランジスタ、高耐圧MOSトランジスタの製造方法を提供することを目的とする。
【解決手段】 基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極の一方の側に位置する基板の内部に形成されたドレイン領域と、ゲート電極の他方の側に位置する基板の内部に形成されたソース領域と、ドレイン領域上に形成され、且つ不純物拡散領域を介してドレイン領域と電気的に接続された堆積型ドレイン層と、ゲート電極のソース領域側の側壁に形成された第1側壁スペーサを構成する絶縁膜と、ゲート電極の前記ドレイン側の側壁に形成され、堆積型ドレイン層側壁に接する第2側壁スペーサを構成する絶縁膜と、を有する。 (もっと読む)


【課題】蓄積モードMOS容量型の半導体可変容量素子において、高周波特性を低下することなく、反転バイアス時にゲート絶縁膜直下に形成される反転層に蓄積されたキャリアを効率よく引き抜くことができる半導体可変容量素子及びその製造方法を提供する。
【解決手段】半導体基板10の第1の領域に形成されたNウェル16と、半導体基板10上に形成された絶縁膜18と、Nウェル16上に絶縁膜18を介して形成されたゲート電極20nとを有する容量と、半導体基板10の第1の領域に隣接した第2の領域に形成された第2導電型のPウェル14とを有し、ゲート電極20nは、端部が第2の領域に延在し、Pウェル14上に絶縁膜18を介して形成されている。 (もっと読む)


【課題】分割露光に起因した不良を早期に簡便に発見することが可能な半導体装置とその製造方法、及び露光用マスクを提供すること。
【解決手段】導電膜42の上にフォトレジスト43を塗布する工程と、第1、第2サブフィールドSF1、SF2が画定された露光用マスク20を用いて、該第1、第2サブフィールドSF1、SF2のそれぞれに分けて形成されたモニターパターン22の像同士が繋がるようにフォトレジスト43を分割露光する工程と、フォトレジスト43を現像してレジストパターン44にする工程と、レジストパターン44をマスクにして導電膜42をエッチングすることにより、モニターパターン22に対応した導電性モニターパターン42aを形成する工程と、導電性モニターパターン42aの抵抗値Rを測定し、半導体装置が不良になるかどうかを抵抗値Rに基づいて判断する工程とを有する半導体装置の製造方法による。 (もっと読む)


2,501 - 2,507 / 2,507