説明

富士通セミコンダクター株式会社により出願された特許

61 - 70 / 2,507


【課題】表面に現れずに内在する研磨時の欠け、割れ等の原因を有するウエーハの研磨を防止するためのウエーハ研磨装置を提供する。
【解決手段】ウエーハ研磨装置は、ウエーハWを載置するステージ51と、前記ステージ51上の前記ウエーハWに圧力を加える加圧器52、53とを含む検査部5と、前記検査部5により検査済みの前記ウエーハWを研磨する研磨部6と、を有し、検査により異常がないとされた半導体ウエーハWを研磨する。 (もっと読む)


【課題】周辺回路領域に形成されるロジック回路等に不具合が発生するのを防ぐことができるフラッシュメモリセルを備えた半導体装置とその製造方法を提供すること。
【解決手段】第1導電体25aのコンタクト領域CR上の第2絶縁膜26を除去する工程と、第2絶縁膜26の上に第2導電膜30を形成する工程と、第1導電体25aのコンタクト領域CR上の第2導電膜30を除去し、該第2導電膜30を第2導電体30aとする工程と、第2導電体30aを覆う層間絶縁膜(第3絶縁膜)44を形成する工程と、コンタクト領域CR上の層間絶縁膜44に、第2絶縁膜26から離間する第1ホール44aを形成する工程と、コンタクト領域CRと電気的に接続される導電性プラグ45aを第1ホール44a内に形成する工程と、を有する半導体装置の製造方法による。 (もっと読む)


【課題】貫通電極を有する半導体装置の製造方法において、埋設導電部間のショートが起き難くすること。
【解決手段】半導体素子を有する素子領域と貫通電極が形成される貫通電極領域とを有する基板の上に第1絶縁膜を形成し、前記素子領域上の前記第1絶縁膜に凹部を形成し、前記貫通電極領域上の前記第1絶縁膜にダミー凹部を形成し、前記第1絶縁膜上、前記凹部内、および前記ダミー凹部内に第1導電材を形成し、前記第1導電材および前記第1絶縁膜の上部を研磨して、前記凹部内に導電部を形成すると共に前記ダミー凹部内にダミー導電部を形成し、前記貫通電極領域上の前記第1絶縁膜および前記貫通電極領域をエッチングして前記基板内に至る貫通電極ホールを形成した後、前記貫通電極ホール内に第2導電材を形成し、前記貫通電極ホール内に形成された第2導電材が露出するまで前記基板の裏面を研磨して、前記貫通電極を形成すること。 (もっと読む)


【課題】ストローブ信号のHi−Z状態の取り込みを防止しつつ、内部ストローブゲート信号のタイミング調整を高精度に行うことができるメモリインタフェース回路を提供する。
【解決手段】メモリインタフェース回路では、ストローブ信号DQSをマスクする内部ストローブゲート信号DQSGに対して0.5tCK分遅延した相対関係を有する内部ストローブゲート調整信号DQSGAが生成される。また、内部ストローブゲート調整信号DQSGAの活性化タイミングを時間的後方から前方にシフトさせる毎にストローブ信号DQSの電位を取り込み、第2期間T2以上連続してL電位であることを検出したときに検出信号が出力される。そして、メモリインタフェース回路では、検出信号に応じて内部ストローブゲート調整信号DQSGAの活性化タイミングを調整することで、内部ストローブゲート信号DQSGの活性化タイミングを調整する。 (もっと読む)


【課題】電子部品製造装置に異常が発生した場合に、基板の加熱が継続されることを抑制すること。
【解決手段】基板10を上面に搭載するステージ20と、前記ステージを加熱することにより前記基板を加熱するヒータ22と、電子部品製造装置に異常が発生すると、前記ステージから前記基板を離間させる離間機構11と、を具備する電子部品製造装置。 (もっと読む)


【課題】少なくとも1つがマスタ処理装置である複数の相互接続されたプロセッサ要素を有するマルチコアプロセッサにおいて、実行可能トランザクションを処理するためのリソース管理/タスク割り振りコントローラを提供する。
【解決手段】リソース管理/タスク割り振りコントローラは、マスタ処理装置を含むプロセッサ要素のそれぞれと通信するように適合されており、事前定義された割り振りパラメータに従って個々のプロセッサ要素にマルチコアプロセッサ内の実行可能トランザクションを割り振る制御論理を備える。 (もっと読む)


【課題】局所配線を有する半導体装置に関し、位置ずれに起因する電気特性や歩留まりの低下を抑制しうる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、隣接して配された第1の配線及び第2の配線を形成し、第1の配線の側壁に第1の側壁絶縁膜を、第2の配線の側壁に第2の側壁絶縁膜を形成し、第1及び第2の配線、第1及び第2の側壁絶縁膜が形成された半導体基板上に導電膜を形成し、第1及び第2の配線上の導電膜を選択的に除去し、第1の配線と第2の配線との間の領域に、導電膜により形成され、第1及び第2の側壁絶縁膜によって第1及び第2の配線から隔てられた第3の配線を形成する。 (もっと読む)


【課題】トリミングや冗長に用いられるヒューズを有する半導体装置に関し、安定且つ確実に溶断しうるヒューズを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上に、第1の絶縁膜を形成し、第1の絶縁膜上に、ヒューズを形成し、ヒューズが形成された半導体基板上に、第1の絶縁膜に接して第2の絶縁膜を形成し、ヒューズ上の第2の絶縁膜に、開口部を形成し、第2の絶縁膜上及び開口部内に第3の絶縁膜を形成する。 (もっと読む)


【課題】アナログ回路を削減した液晶制御回路を提供する。
【解決手段】パルス信号生成部21は,第1の周期を分周した第2の周期において相互に異なるデューティー比を有し第1のレベル,第2のレベルに対応する複数のパルス信号を生成する。第1の出力部24は,複数のパルス信号SIG_0〜SIG_3の何れかのパルス信号を選択し選択した第1のパルス信号を液晶表示素子のコモン電極に第1の周期の間出力する。第2の出力部26は,複数のパルス信号SIG_0〜SIG_3の何れかのパルス信号を映像フレームの映像データに応じて選択し選択した第2のパルス信号を液晶表示素子のセグメント電極に第1の周期の間出力する。 (もっと読む)


【課題】基板を貫通する電極の形成に適用できる新規な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に半導体素子を形成する工程と、半導体基板に孔を形成する工程と、半導体素子の上方と孔の内壁および底を覆うように絶縁膜を形成する工程と、異方性エッチングにより、半導体素子の上方と孔の底の絶縁膜を除去する工程と、孔の底に金属拡散防止膜を形成する工程と、孔に導電膜を埋める工程とを有する。 (もっと読む)


61 - 70 / 2,507