説明

富士通セミコンダクター株式会社により出願された特許

71 - 80 / 2,507


【課題】ノード間を短絡したことによる貫通電流の増大を抑制することのできるスキュー調整方法を提供する。
【解決手段】パス間のスキューがスキュー制約を満たさない場合に、ドライバセルのドライバ抵抗に対する、そのドライバセルの出力ノード間の短絡抵抗の比率を示す第1判定係数αと上限値α1とを比較するステップS24を有する。また、クロックソースから一方の出力ノードまでの第1遅延と、クロックソースから他方の出力ノードまでの第2遅延との差分に対する、ドライバセルの出力ノード間の遅延の比を示す第2判定係数βと下限値β1とを比較するステップS25を有する。そして、第1判定係数αが上限値α1以下であり、第2判定係数βが下限値β1以上となる出力ノード間を短絡するステップS27を有する。 (もっと読む)


【課題】フォトマスクのマスクパターンを、フレアの影響を適正に反映させて、精度良く補正する。
【解決手段】マスクパターン補正装置50は、マスクパターンデータ61を複数の単位領域に分割する分割部51、分割された各単位領域のパターン密度を算出するパターン密度算出部52、任意の単位領域のフレア強度を算出するフレア算出部54を含む。フレア算出部54は、単位領域のフレア強度を、露光装置でフォトマスクと被転写体の間に配置されるスリットを基に設定された領域範囲63で、当該単位領域のパターン密度と、フレア量を距離の関数で表したPSF62の値との畳み込み積分により算出する。補正部55は、算出されたフレア強度を用いてマスクパターンデータ61を補正する。 (もっと読む)


【課題】界面磁化膜を固定磁化層及び自由磁化層として有するMTJを積層し、エッチング工程のダメージのない所期の多値化を確実に実現することのできる信頼性の高い磁気抵抗素子及び磁気記憶装置を提供する。
【解決手段】多値メモリ10Aは、MTJ10aと、MTJ10aの上方に設けられたMTJ10bと、MTJ10a,10b間に設けられた接続層13とを含み、MTJ10a,10bは、夫々、Taからなる挿入層1a,1bと、挿入層1a,1b上で当該挿入層1a,1bに接し、主面に垂直方向の磁気異方性を有する下部磁化層2a,2bと、主面に垂直方向の磁気異方性を有する上部磁化層4a,4bと、下部磁化層2a,2bと上部磁化層4a,4bとの間に設けられたトンネルバリア層3a,3bとを有しており、上部磁化層2a,2b及び下部磁化層4a,4bは、一方が固定磁化層であり、他方が自由磁化層である. (もっと読む)


【課題】高速にデータを書き込むことができるメモリ装置を提供することを課題とする。
【解決手段】メモリ装置は、第1及び第2のpチャネルトランジスタと、第1のpチャネルトランジスタ及び第2のpチャネルトランジスタのバックゲートに第2のバックゲート信号を出力するバックゲート信号生成回路(501)とを有し、バックゲート信号生成回路は、第1の遅延回路(DL1)と第2の遅延回路(DL2)とを有し、第1の遅延回路は、第3のpチャネルトランジスタ及び第3のnチャネルトランジスタを含む第1のインバータ(504)を有し、第3のpチャネルトランジスタは、第3のnチャネルトランジスタよりゲート幅が広く、第2の遅延回路は、第4のpチャネルトランジスタ及び第4のnチャネルトランジスタを含む第2のインバータ(505)を有し、第4のpチャネルトランジスタは、第4のnチャネルトランジスタよりゲート幅が狭い。 (もっと読む)


【課題】照明光学系を用いた検査で表面の透明薄膜状異物を容易に検査することができる表面異物検査方法を提供する。
【解決手段】白色光光源3からウエーハ10の上面に白色光を照射し、前記ウエーハ10の前記上面のうち前記白色光が照射される領域内に透明異物12aが存在する場合に、透明異物12において光干渉による暗部を生じさせる入射角θで単色光を単色光光源4から前記ウエーハ10に照射し、前記ウエーハ10の前記上面のうち前記単色光の前記暗部において反射する白色光と、前記上面において反射する前記単色光を共通の受光素子5で受光することを特徴とする表面異物検査方法。 (もっと読む)


【課題】低消費電力のPLL回路を提供する。
【解決手段】位相比較回路11は、基準信号と、フィードバック信号の位相を比較し、比較結果に応じた2種の位相差信号(UP信号とDN信号)をチャージポンプ12に供給し、バイアス回路16は、チャージポンプ12にバイアス電流を供給し、制御回路17は、2種の位相差信号のうち一方または両方が活性化状態のときにバイアス回路16の動作を行わせ、2種の位相差信号の両方が非活性化状態のときに、バイアス回路16を停止させる。 (もっと読む)


【課題】半導体装置の素子形成領域へのクラックなどの伝播を確実に防止する。
【解決手段】ウェハ1上の素子形成領域を覆うガード領域4の外側に、n型拡散層15を形成する。n型拡散層15の上には、導電性リング33,48,58を形成する。最上層の導電性リング48の上に、導電層65を形成する。導電層65の端面65Sは、導電性リング58の端面58Sから距離L1だけ内側に形成し、導電性リング58の上面の一部を露出させる。この後、半導体基板をアミン系薬液に浸すと、n型拡散層15と導電層65の間の導電性プラグ33,48,48の導電性材料を溶出し、スリットが形成される。 (もっと読む)


【課題】マーチパターンテストではアドレスデコーダの配線の遅延を検知できない。
【解決手段】半導体記憶装置のアドレスデコーダは,アドレスサイクルの第1のタイミングで,複数の入力アドレス信号それぞれの非反転及び反転論理レベルを有する第1と第2の内部アドレス信号を出力するアドレスレジスタと,複数の入力アドレス信号の第1と第2の内部アドレス信号を伝播する複数の内部アドレス信号線を有する内部アドレス信号線網と,アドレスレジスタと内部アドレス信号線網の間に設けられ,アドレスレジスタが出力した第1と第2の内部アドレス信号を,アドレスサイクルの第1のタイミング後の第2のタイミングで一定の論理レベルにリセットするリセット回路と,内部アドレス信号線網を介して複数の入力アドレス信号の第1と第2の内部アドレス信号の組合せを供給され,当該組合せを論理演算してそれぞれのワード線又はビット線を選択する複数のアドレスデコード回路とを有する。 (もっと読む)


【課題】露光マスクを使った半導体パタ―ンの露光の際、迷光による多重露光を回避する。
【解決手段】ペリクルに一体的に、露光パタ―ンが形成されているレチクルの露光領域を避けて、可視光を透過するが紫外光は透過しないカバー膜を形成する。 (もっと読む)


【課題】任意のコモンモード電位の差動アナログ信号を入力でき、かつ任意のリファレンス電圧を設定可能なΔΣA/D変換器を提供する。
【解決手段】ΔΣA/D変換器のΔΣ変調器が有する(1ビットDAC+加算+積分)演算回路にて、オペアンプの正側入力ノード及び負側入力ノードに対してそれぞれ2つのリファレンス容量を設け、入力信号に変調器出力に応じた信号を加算又は減算する場合に、リファレンス容量の接続を正側入力ノード及び負側入力ノードにおいて相補的に切り替えることで、リファレンス電圧にかかわらずオペアンプの入力ノードに加算される電荷量を常に同一にして、オペアンプの入力ノードの電位が回路のコモンモード電位に収束するようにし、任意のコモンモード電位の差動アナログ信号を入力可能、かつ任意のリファレンス電圧を設定可能にする。 (もっと読む)


71 - 80 / 2,507