説明

富士通セミコンダクター株式会社により出願された特許

971 - 980 / 2,507


【課題】 求められる特性が異なる複数のキャパシタを同一基板上に混載するには、さらなる工夫が必要とされる。
【解決手段】 下部電極、上部電極、及び両者の間に配置された誘電体膜を含む下層キャパシタが、半導体基板の上に配置されている。第1の層間絶縁膜が、第1のキャパシタを覆う。複数の上層キャパシタが、第1の層間絶縁膜の上に配置されている。上層キャパシタは、下部電極、上部電極、及び両者の間に配置された誘電体膜を含み、平面視において、下層キャパシタに重なる。半導体基板の上に、上層キャパシタに対応して複数のトランジスタ配置されている。トランジスタは、上層キャパシタとともにメモリセルを構成する。 (もっと読む)


【課題】 消費電力が比較的大きい半導体部品と消費電力が比較的小さい半導体部品との間での熱の干渉を抑制しながら、消費電力の比較的大きい半導体部品に対して十分な放熱能力を確保する。
【解決手段】 半導体装置100は、基板111と、該基板上にフリップチップ接続された複数の半導体部品121−125とを有する。上記複数の半導体部品は、第1の半導体部品121、及び該第1の半導体部品より消費電力が小さい第2の半導体部品122−125を含む。第1の半導体部品121には第1の放熱板131が熱的に接続され、第2の半導体部品122−125には第2の放熱板132が熱的に接続される。第1の放熱板131は、断熱層139を介して、第2の放熱板132の上方まで延在している。 (もっと読む)


【課題】複数の配線層構造情報を共通化し、各配線層構造情報によって配線の特徴情報が相違することを意識することなく設計でき、設計期間の短縮化および利用者の負担の軽減化を図ること。
【解決手段】設計支援装置は、階層ごとに配線の特徴情報を有する第1の配線層構造情報から第Nの配線層構造情報までの複数の配線層構造情報100から、特徴情報が相違する階層を特定し、特製された階層の特徴情報を包含する特徴情報を生成する。つぎに、配線層構造情報を複製し、複製された配線層構造情報内の特徴情報が相違する階層の特徴情報を、生成した特徴情報に変換する。そして、変換後の配線層構造情報101と複数の配線層構造情報100とを関連付けて記憶装置に格納する。 (もっと読む)


【課題】半導体装置が微小化しても、CMPの研磨終了点を正しく検出できる半導体装置の製造方法を提供する。
【解決手段】基板の表面のシャロートレンチアイソレーション溝を埋めると共に上記表面の上に形成された絶縁膜を、上記絶縁膜に照射した光の干渉光の時間変化を監視しながら、研磨する研磨工程を有し、上記基板のスクライブ領域に対応するスクライブ面積に応じて予め設定した最短研磨時間の経過後に、上記干渉光の時間変化が所定の条件を満たす時点で、上記研磨工程を終了する。例えば最短研磨時間50を経過後に、干渉光強度の時間変化が減少から増加に転じた時点54を研磨終了点として検出する。これによってたとえノイズによる極小点48が出現しても誤検出することがない。 (もっと読む)


【課題】
太幅配線の添加元素を細幅配線の添加元素とは独立に制御する。
【解決手段】
層間絶縁膜に、第1の幅を有する第1の配線溝および第1の幅より広い第2の幅を有する第2の配線溝を形成し、第1の配線溝および第2の配線溝内に、第1の添加元素を含む第1のシード層を形成し、第1のシード層上に第1の銅層を形成し、第1の配線溝内の第1の銅層および第1のシード層を残存させつつ、第2の配線溝内の第1の銅層および第1のシード層を除去し、その後、第2の配線溝内に、第2の添加元素を含む又は添加元素を含まない第2のシード層を形成し、第2のシード層の上に第2の銅層を形成する。 (もっと読む)


【課題】配線領域を無駄なく使用することが可能な配線レイアウト方法及び配線レイアウト装置を提供することを目的とする。
【解決手段】配線層上に設けられたグリッド線に沿って配線レイアウトを行う配線レイアウト装置であって、信号線端部の突き出し部分の長さに基づいて決定されるグリッド幅となるように、前記配線層毎にグリッド線をグループ分けして複数のグループを設定するグループ設定手段と、前記配線層毎に、選択順に従って前記グループを選択して、信号線の配線をレイアウトする配線手段と、を有する。 (もっと読む)


【課題】個々の製品設計ごとに作り込みを行う必要がなく、複数のDC−DCコンバータが同時に動作することを抑止することが可能な制御回路、およびDC−DCコンバータシステムを提供すること
【解決手段】基本クロックをカウントし第1カウント値に応じて第1クロックを出力して、第1のDC−DCコンバータに供給する第1のカウンタ回路と、基本クロックをカウントし第2カウント値に応じて第2クロックを出力して、第2のDC−DCコンバータに供給する第2のカウンタ回路と、第1のカウンタ回路と第2のカウンタ回路との対応ビット位置ごとにビット値を比較する第1比較器と、第1比較器による比較結果が一致することに応じて、第2クロックの前記第2のDC−DCコンバータへの供給タイミングを調整する調整回路とを備えている。 (もっと読む)


【課題】 スクライブコーナモニタ、半導体ウェーハ及びモニタ方法に関し、処理後の溶剤処理を含めたプラズマ処理に伴う加工バラツキや、ダメージの影響を精度良く検出する。
【解決手段】 半導体基板と、前記半導体基板のスクライブ領域に形成されたフィールド絶縁膜と、前記フィールド絶縁膜上に形成された一対のキャパシタと、前記スクライブ領域の素子形成領域に形成された複数の絶縁ゲート型トランジスタと、前記各キャパシタの上部電極を接続する接続配線と、前記接続配線と前記絶縁ゲート型トランジスタの内の一つの絶縁ゲート型トランジスタのゲート電極とを接続する配線と、前記一対のキャパシタの一方のキャパシタの下部電極に電圧を印加する第1の端子と、前記一対のキャパシタの他方のキャパシタの下部電極に電圧を印加する第2の端子とを設ける。 (もっと読む)


【課題】荷電粒子ビーム露光方法と半導体装置の製造方法において、近接効果を考慮して露光データを補正すること。
【解決手段】露光データDEを準備するステップS1と、露光強度分布の中心の近傍にあるデバイスパターン30の各々を積分領域にし、露光強度分布の前方散乱成分の積分値を求めるステップS2と、上記積分値が基準値e0に等しくなるようにデバイスパターン30の形状を補正するステップS3と、デバイスパターン30に重心g同士が一致するようにマスクパターン14cを割り当てるステップS4と、マスクパターン14cを透過した荷電粒子で露光したレジスト層によって設計幅を有するレジストパターンが得られるように、マスクパターン14cに露光量を割り当てるステップS5と、露光データDEに基づいて前記レジスト層を露光するステップS8とを有する荷電粒子ビーム露光方法による。 (もっと読む)


【課題】半導体集積回路の設計作業の効率化を図ること。
【解決手段】本生成手法では、対象回路のレイアウト領域上に、モニタパス内の複数のFFを所定の配置間隔で配置する。そして、対象回路のレイアウト領域上に、対象回路内の回路素子群を配置するとともに、モニタパス内の回路素子群のFFを除く残余の回路素子を配置する。このあと、レイアウト上に配置されている回路素子間を配線して、ユーザ回路およびモニタパスを生成する。つぎに、ユーザ回路のSTAを実行し、さらに、モニタパスのSTAを実行する。そして、ユーザ回路のタイミング解析結果R1とモニタパスのタイミング解析結果R2とを比較分析して、対象回路内で発生しているタイミングエラーの原因を特定する。 (もっと読む)


971 - 980 / 2,507