説明

富士通セミコンダクター株式会社により出願された特許

1 - 10 / 2,507



Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189

【課題】電気的不具合の発生が抑えられた、高品質、高性能の半導体装置を提供する。
【解決手段】半導体装置10Aは、基板11の上方に配設された半導体素子12と、半導体素子12の上方に配設された熱伝導材16と、熱伝導材16の上方に配設された放熱体17とを含む。放熱体17は、半導体素子12との対向領域の外側に配設されて基板11側に突出する複数の突起17bを有する。製造時に半導体素子12上から熱伝導材16が流出する場合でも、その流出する熱伝導材16を突起17bにより放熱体17側に濡れ拡がらせ、基板11側への熱伝導材16の流出や飛散、それによる電気的不具合の発生を抑制する。 (もっと読む)


【課題】貫通電極の形成時スループットやコスト悪化を回避する。
【解決手段】シリコン基板1に、貫通電極用のホール26を形成する。さらにホール26
上を含んで絶縁膜22,23をエッチングして溝35を形成する。この後、バリアメタル
層41とシード層42を積層させてから、CMP法による研磨でホール26の内壁及び溝
35内のみにシード層42を残す。シリコン基板1をめっき槽に浸漬させ、溝35を介し
てホール26内に電流を供給すると、ホール26内と溝35のみにCu膜47が成長する
(もっと読む)


【課題】半導体装置を薄型化する技術を提供する。
【解決手段】半導体装置は、基板と、前記基板の上面に設けられた半導体素子と、前記基板の上面に設けられた接着剤と、を備え、前記基板の上面に、前記半導体素子の少なくとも一部を収容する凹部が形成され、前記接着剤は、前記基板と前記半導体素子との間に設けられているとともに、前記基板の凹部を覆っている。 (もっと読む)


1 - 10 / 2,507