説明

インターナショナル・ビジネス・マシーンズ・コーポレーションにより出願された特許

4,061 - 4,070 / 4,084


【目的】 SIMD又はSIMD/MIMD 用大規模並列アレイに対するアレイ・コントローラの制御効率の維持改善を計る。
【構成】 DO/WHILE, IF/THEN/ELSE、及びGO-SUB構造を使用して循環及びフロー制御オペレーションを実行するよう配線されたルーチン・シーケンサと、アレイに対するコマンドの安定フローを維持するようにしたパイプラインと、コマンド遂行進行状況を監視する手段と、コントローラの各段に対し進行状況をフィードバックする手段とを含み、SIMDプロセッサは、イ.問題を処理する要素数を最高に維持し、ロ.パイプライン構造とアレイ外部の時間前の循環制御とを持つ連続コマンド・ストリームをアレイに供給し、ハ.問題の階層構造分解により効率よく問題を導入することを特徴とする。 (もっと読む)


【目的】 大量の電子構成要素を必要とせずに多重動作機器構成をサポートするDCEにおけるデータ処理用装置を提供する。
【構成】 DCEはDTE209と通信回線との間で伝送されるデータを処理するDSP202、DTEインタフェースに接続された送信回路213および受信回路214を含む。DCEはさらに、A/Dコンバータ215およびD/A216コンバータ、通信プロトコルを制御する制御プロセッサ200、ならびに、DSP202および制御プロセッサ200の両者に接続されている記憶装置204も含む。記憶装置204は、DTEか通信回線のいずれかから入力されるビットおよび文字をそれぞれロードされる異なる待ち行列を記憶する。これら各種の待ち行列間の論理接続を行うことにより、単一の装置で多数の通信プロトコルが付与され、多重動作を実現できる。 (もっと読む)



【目的】キャッシュ内のデータセット位置の予測機構であって、キャッシュアクセスパスの効率化のみならず、一サイクル当たりの複数のアクセスを可能とするもの。
【構成】キャッシュ制御装置がキャッシュアクセスの目的で、合同クラス内のライン入力の予測のため履歴テーブルSETLATを維持する。あるキャッシュアクセスに対してSETLATのエントリが、その要求に係わる論理アドレスビットに直接に基づいて選択される。また、SETLATエントリの選出は、他の情報とともにそのような論理ビットのハッシングに基づいても可能である。また、同時に類似のハッシング履歴テーブルが形成され、高精度の仮想アドレス変換予測を可能にする. (もっと読む)


【目的】デュアル・リング・シリアル網において故障の検出や故障装置の分離やバイパスを可能とする。
【構成】デュアル網への入出力信号を受信及び再転送する3つのアダプタ10,15,16と、データ端末を接続する複数のアクセス・ポート13と、ポートを選択的に相互接続するスイッチング手段12と、制御信号に応答して、それらを複数の構成の1つに相互接続する再構成スイッチング手段11と、少なくとも1つの制御信号を再構成スイッチング手段に供給して、1次リング入力は第1のアダプタを介して2次リング出力に、2次リング入力は第2のアダプタを介して1次リング出力に、また第3のアダプタは第1のスイッチング手段に接続させ、その後、制御信号及びテスト信号をスイッチング手段12に供給して故障を分離する制御手段から成る。 (もっと読む)


【目的】 システム再初期化におけるミラー対となったデータ記憶ユニットの状態を決定するための拡張された方法及び装置を提供すること。
【構成】 一対のミラー化記憶ユニット(121,131)を有するデータ処理システムはシステムメモリにこのミラー化ユニット対の状態レコードを維持する。このシステムの再初期化において状態を決定しうるようにこの状態情報がこれらミラー化対の夫々のユニットおよび別のロケーションに記憶される。状態が変化すると、オペレーティングシステムが、まだ機能中の記憶ユニットおよび上記別のロケーションにその新しい状態を書込む。不明瞭な状況を防止するために限定された状態変化のみを可能にする。システム初期化時にこのシステムが記憶ユニットに記憶された状態情報を読取る。いずれのユニットも読取り不能のときにシステムは応答しないユニットから読取られるべき状態について別の状態レコードからとり出した状態を用いる。これら2つのユニットからのこの状態対は結果状態を含む状態取出しテーブルの固有の入力にインデクスする。 (もっと読む)


【目的】 浮動小数点演算の進行と同時に演算結果のスティッキイ・ビット値を判別して浮動小数点演算の高速化を図る。
【構成】 オペランドを保持するレジスタ10,20と、オペランドの後続ゼロの数を検出する後続ゼロ検出論理回路12,22と、それらの数を加算又は減算する加減算回路30と、その計算結果と定数値とを比較してスティッキイ・ビット値を出力する比較回路40とから成り、浮動小数点演算の結果としてスティッキイ・ビット位置に指定するべき正しい値を判別することを特徴とする。 (もっと読む)


【目的】 水性塩基可溶性の導電性ポリマーを、電気的帯電を消失させるために利用することと、これにより荷電粒子ビームを含む方法の精度を改善することに関する。
【構成】 電気伝導性の官能化ポリマーとしてポリアニリン、ポリパラフェニルビニレン、ポリチオフェン、ポリピロール、ポリ−p−フェニレンオキサイド、ポリフラン、ポリフェニレン、ポリアジン、ポリセレノフェン、ポリフェニレンサルファイドおよびポリアセチレンを用いる荷電粒子ビームからの蓄積された電荷を消失させるための組成物と、ポリ(ヒドロキシアニリン)とポリチオフェンの合成方法と、水性塩基可溶性の導電性フィルムを調製するための方法が述べられている。 (もっと読む)


【目的】 水性現像可能なフォトレジストに使用するための反射防止コーティングの提供。
【構成】 その下にあるフォトレジストの屈折率の平方根にほぼ等しい屈折率をもつフッ素を含有する、表面反射防止コーティングにより、水性現像可能なフォトレジスト組成物の高忠実度なパターン転写が達成され、このコーティングはフォトレジストの現像に際してとり除かれる。 (もっと読む)



4,061 - 4,070 / 4,084