【課題】処理時間の短い経路探索システムを提供する。
【解決手段】再構成可能なデバイス１のＰＥマトリクス１０に仮想ネットワーク３５を構成し、経路探索を行うシステム３０を提供する。システム３０は、ネットワークの情報８９に基づきＰＥマトリクス１０に仮想ネットワーク３５を構成するユニット３１と、仮想宛先ノードブロックに到着した探索パケットの経過情報により、ソースノードから宛先ノードに至る複数の経路を得て、それらの経路から所定の条件に合致する経路を選択する経路選択ユニット３２とを有する。仮想ネットワーク構成ユニット３１は、ＰＥにより、複数の仮想ノードブロックを構成し、接続マトリクスにより、複数の仮想リンクを構成する。ソースノードに対応する仮想ソースノードブロックは、それに繋がった全ての仮想リンクに探索パケットを送信する。仮想ノードブロックは、受信した探索パケットに、経過情報を追加し送信する。 （もっと読む）

【課題】遺伝的アルゴリズムにより解を探索するのに適したデータ処理装置を提供する。
【解決手段】回路を再構成可能なＰＥマトリクス１０と、ＰＥの接続情報を含むコンフィグレーションデータ１８により回路を再構成する制御ユニット２ａと、遺伝的アルゴリズムによりヒューリスティックにコンフィグレーションデータ（発見的コンフィグレーションデータ、ＧＣＤ）を生成する生成ユニット２ｂとを有するデータ処理装置５０を提供する。データ処理装置５０は、さらに、発見的なコンフィグレーションデータにより再構成される評価対象回路６１に対し入力データの複数のサンプルを供給するサンプルデータ供給ユニット６２と、評価対象回路６１の出力データの少なくとも一部を用いて評価する評価ユニット６３とを含む。 （もっと読む）

【課題】アフィン変換を高速で行うことができる装置を提供する。
【解決手段】生成装置５０は、第１の画像を出力するための第１のデータから原走査線データを取得する第１の入力ユニット６１と、原走査線データから、第２の画像の複数の画素を出力するための画素データを生成する補間演算ユニット６５とを有する。画素データには、第２の画像の複数の走査線の線分データが含まれている。生成装置５０は、それぞれの線分データを含むブロックデータをメモリ５９に格納する第１の出力ユニット６２と、メモリ５９から、第２の画像の第３の走査線を出力する複数の線分データを含む複数のブロックデータを取得する第２の入力ユニット７１と、第３の走査線に含まれる複数の画素を出力する走査線データを第２のデータとしてメモリ５９に格納する第２の出力ユニット７２とを有する。 （もっと読む）

【課題】ツリー構造を備えた画像処理を再構成可能なデバイスにより実行する。
【解決手段】回路を再構成可能なＰＥマトリクス１０と、ＰＥの接続情報を含むコンフィグレーションデータ１８を出力する制御ユニット２ａとを有するデータ処理装置５０を提供する。この装置５０の接続情報ライブラリ５５には、データの入出力を伴う複数の処理のそれぞれについて、第１のＲＡＭエレメントを入力対象とし、第２のＲＡＭエレメントを出力対象とする第１の処理回路を構成するための第１の接続情報と、第２のＲＡＭエレメントを入力対象とし、第１のＲＡＭエレメントを出力対象とする第２の処理回路を構成するための第２の接続情報とが格納され、制御ユニット２ａは、複数の処理を順番に実行するために、先の処理において出力対象となったＲＡＭエレメントを入力対象とする接続情報を選択しコンフィグレーションデータ１８を出力する。 （もっと読む）

【課題】４×４ＭＩＭＯのＱＲＭ−ＭＬＤにおけるＭＬＤ処理に要する演算器の数を削減する。
【解決手段】第３ステージの部分対数尤度Ｌ３を演算する回路２１ｘｂにおいて、実部が共通する送信信号成分候補ｘ３に共通する演算の一部を実行する第１の演算回路５１と、虚部が共通する送信信号成分候補ｘ３に共通する演算の一部を実行する第２の演算回路５２と、原点からの距離が共通する送信信号成分候補ｘ３に共通する演算を実行する第３の演算回路５３とを設ける。 （もっと読む）

【課題】処理時間の短い最短経路探索システムを提供する。
【解決手段】複数のノードにより構成されるネットワークに含まれる始点ノードから他のノードへ至る最短経路をネットワーク行列を用いて探索するためのシステム１０を提供する。このシステム１０の演算ユニット５０は、ネットワーク行列に含まれる探索対象のリンクのコストから最小値を減算する回路６４と、減算によりコストがゼロになる探索対象のリンクの先端のノードを到達ノードとする回路６５と、継続探索対象のリンクのコストを出力する回路６６と、ネットワーク行列に含まれる、始点ノードを基端とするリンクのコストを、探索対象のリンクのコストとして、演算ユニットに初期入力するための回路６１と、継続探索対象のリンクのコストと、ネットワーク行列に含まれる到達ノードを基端とするリンクのコストとを探索対象のリンクのコストとして、演算ユニットに再入力するための回路６２を有する。 （もっと読む）

【課題】 信号遅延の影響を小さくしつつ、効率的な配置配線の決定を支援する。
【解決手段】 グループ化処理部１４、１６は、記憶装置１２に記憶されたデータフローファイル１００中の処理エレメントおよび接続の情報に基づいて、一定の接続関係を持つ一連の処理エレメントをグループエレメントとして、一連の処理エレメントおよびその間の接続を示すグループ情報ファイル１０２のレコードを生成する。セグメント分割部１８は、グループ情報ファイル１０２のレコード中の情報に基づき、グループエレメントを構成する処理エレメントを、それぞれ、同一のセグメントに配置するように、グループエレメントおよび／または処理エレメントを配置すべきセグメントを決定して、グループエレメントおよび／処理エレメントと、配置すべきセグメントとが関連付けられたセグメント情報ファイル１０４のレコードを生成して、記憶装置１２に記憶する。 （もっと読む）

【課題】無効なデータを含むデータ列に対して精度の高い演算を行なうことができる集積回路装置を提供する。
【解決手段】データセット１を順番に、クロックに同期して遅延させた後に出力するための遅延回路６２と、遅延回路６２から出力されるデータセットをクロックに同期してセットするための遅延出力レジスタ６５と、遅延回路６２に入力されるデータセット１のトークン５が無効なときは遅延回路６２の遅延を停止し、入力されるデータセット１のトークン５を遅延出力レジスタ６５にセットするための遅延制御回路７０とを含む遅延エレメント６０を含む集積回路装置を提供する。 （もっと読む）

【課題】 ＬＳＩの処理エレメントの入出力の制限を考慮して、適切に、データフロー上の処理エレメントを、ＬＳＩ上の処理エレメントに割り当てる。
【解決手段】 データフロー上の処理エレメントの属性、および、処理エレメント間を接続する信号線の情報を含むデータフローファイル１００を記憶装置１２から読み出して、データフローファイル１００中の信号線の情報を参照して、信号線ごとに、信号線に出力するデータフロー上の処理エレメントと、当該信号線を入力するデータフロー上の処理エレメントとを特定して、信号線ごとに、特定された処理エレメントに対応する、ＬＳＩ上の処理エレメントのそれぞれに接続可能なバスについて、信号線についてのバスとして使用可能であることを示す情報を含むバスリソースリクエストマップ１０１を、記憶装置１２中に生成する。 （もっと読む）

【課題】 専用回路においては、シフトレジスタを用いて実現されている線形順序マシンなどの有限状態マシンを含むデータパスを、簡単に、そして、フレキシブルに再構成できる集積回路装置を提供する。
【解決手段】 複数種類のプロセッシングエレメントの接続を変えて種々のデータパスを再構成するタイプの集積回路装置において、ＲＡＭとして機能するとＲＡＭモードと、ＲＡＭ回路５１のＲＡＭ出力データの少なくとも一部をフィードバックしてＲＡＭアドレスを生成するフィードバックモードとを切り替え可能なＲＡＭエレメント２１ｃを有する集積回路装置を提供する。 （もっと読む）