【課題】集積回路にわたるフレア・インテンシティの変動を補償する方法と装置とに関する。
【解決手段】集積回路の物理層に関するレイアウト記述またはその一部は、隣接タイルのような多数の領域に分割される。各領域におけるフレア・インテンシティの評価が決定される。計算されたフレア・インテンシティ値は、多数の領域に分割される。一実施形態において、レイアウト記述におけるデータ層は、計算されたフレア値の各領域に対して定義される。特定の範囲のフレア値を有するエリアに印刷される特徴は、対応する追加的なデータ層に関連する。追加的なデータ層の各々に関連する特徴は、集積回路において発生する異なるフレア値を補償するために選択または調整される解像度向上技術を用いて解析される。 （もっと読む）

【課題】レイアウト設計に対して、光学補正およびプロセス補正（ＯＰＣ）または他の解像度向上技術を行うために、プロセス条件を計算する方法を提供すること。
【解決手段】プロセス条件が、実質的に均一なグリッドによって、レイアウトデータベース上において推定される。等高Ｓ曲線が、推定されたプロセス条件から作成される。次に、等高曲線は、レイアウト内の形態と比較されて、エッジ配置誤差を決定する。エッジ配置誤差から、形態に対するＯＰＣまたは他の補正が行われ得る。 （もっと読む）

【課題】イメージの忠実度およびスループットに対する光源の好適な最適化を提供すること。
【解決手段】フォトリソグラフィー処理によってウェハ上に所望のフィーチャーパターンを生成するために光源を最適化する方法であって、レイアウトデータベースの少なくとも一部を受信し、ウェハ上に生成される前記所望のフィーチャーパターンを選択するステップと、数学的関係を利用して、光源における複数の画素密度および前記ウェハ上の一点への光源の画素の寄与と、前記所望のフィーチャーパターンとを関連づけるステップと、所定の画素密度における画素の同時照射時に、前記ウェハ上に生成されるフィーチャーパターンと前記所望のフィーチャーパターンの間の誤差が最小になるよう、前記数学的関係を利用して光源の画素密度を決定するステップとを含む、方法。 （もっと読む）

【課題】レイアウトが、より効果的で製造しやすいように、設計および検証工程中に、予測されるプロセス変動を考慮し、補正できるシステムを提供すること。
【解決手段】異なる処理条件の結果として、半導体のウェハ上に作成された複数の対象物の変動を算出することによる集積回路のレイアウトおよび設計解析のためのシステム。本変動は各機能の不具合を判断するため、または処理中に生じる変動の影響度によりレイアウト設計をランクづけするために解析される。一実施例において、本変動は、対象物が常に印刷する最小領域を判断する内端、および対象物が特定の処理条件下で印刷する最大領域を判断する外端をもつＰＶバンドにより示される。 （もっと読む）

【課題】電子設計自動化に関する情報の安全な交換のための方法及びシステムを提供する。
【解決手段】機密であるとみなされる情報、又は保護する価値があるとみなされる情報を、暗号化、難読化、その他のセキュリティ処置などの方法によって保護することができる。保護された情報は、保護された情報の少なくとも一部を明らかにすることなく処理することができる。例えば、集積回路製造性に関する規則ファイルに選択的に注釈を付け、保護に値する規則ファイルの部分を示すことができる。暗号化ツールを使用して電子設計自動化に関する情報を保護することができる。次に、電子設計自動化ツールは保護された情報を明らかにすることなく、それをロック解除し、使用することができる。一形態では、そのようなアクセス又は情報の安全な使用は、１つ又は複数の条件が満たされること（例えば、時間枠、幾つかの使用又はアクセス）に依存することができる。 （もっと読む）

【課題】直列化及び非直列化回路が、クロスポイントスイッチにより経路付けするためにプログラマブルロジックデバイスの入力及び出力信号をグループ化するようにエミュレータ回路基板に提供される。
【解決手段】一例においては、プログラマブルロジックデバイスの入力及び出力信号は仮想相互接続のタイムマルチプレクスされた信号である。静的又は動的にスケジュールされた動作のためにクロスポイントスイッチを構成することが可能である。 （もっと読む）

【課題】自動ルーティングがより迅速に実行されることを可能にし、ＰＣＢ設計のルートが既存のルーティングアルゴリズムを利用して複数のコンピュータにより生成されることを可能にすること。
【解決手段】本発明の一態様は、プリント基板（ＰＣＢ）の導電性パスをルート決定する方法であって、（ａ）接続する導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定するピンペア割当てを受け付けるステップと、（ｂ）前記特定されたピンの間の導電性パスのルートを自動検出するステップと、（ｃ）前記検出されたルートを提起する編集リクエストを送信するステップと、（ｄ）前記提起されたルートがＰＣＢ設計に実装されている表示を受け付けるステップと、（ｅ）前記表示の受信後、前記ＰＣＢ設計のローカルコピーを前記検出されたルートを含むよう更新するステップとから構成されることを特徴とする方法に関する。 （もっと読む）

【課題】ユーザに、並列のプリント回路基板（ＰＣＢ）設計についての共有された環境を与える機構を提供することである。
【解決手段】複数のユーザに、全体の設計への編集を見ることを可能としながら（１４０４）、設計を同時に編集することを可能とする方法及び装置が記載される。複数の排他的な領域を有する（プリント回路基板のような）設計は、複数のユーザに表示される（１４０２）。第１のユーザは、設計の対応する部分を払い出し、そして、設計を編集し（１４０６）、第２のユーザは、設計の対応する部分を払い出し、そして、設計を編集する第１のユーザと同時に、設計を編集する（１４０６）。 （もっと読む）

【課題】メモリに対する配列の改善されたパッキングを実現する動作合成ツールを提供する。
【解決手段】本ツールにより、設計者は集積回路のソースコード記述１２を修正することなく変数またはアレイをメモリリソースに対話的に割り付けることができる。本ツールは、ソースコード記述１２を読み取り、メモリ中に記憶される合成中間形式１６を生成する。本ツールはメモリ中の合成形式を探索して各プロセスごとにアレイを見出す。次いで、このアレイがＧＵＩ１８中にリストアップされる。ＧＵＩにより、設計者はメモリのタイプおよびパッキングモードを指定するメモリリソースを作成することができる。このメモリパッキングプロセス中にメモリにアレイをパックするために使用される複数の形式の間で形式を変更する機能も提供される。メモリ割り当ての修正が完了すると、設計者はこの変更を保存し、かかる変更はその合成中間形式を自動的に更新することによって実施される。 （もっと読む）

【課題】レイアウト補正はフォワード・マッピング技術を使用して実現される。フォワード・マッピングは、各レチクル・フラグメントを対応したターゲット・レイアウト・フラグメントへ曖昧さ無くマッピングする技術を提供する。
【解決手段】マッピングは、レチクル・フラグメントとターゲット・レイアウト・フラグメントの間に１対１の対応関係を形成するとは限らない。すなわち、多数のレチクル・フラグメントが一つのターゲット・レイアウト・フラグメントにマップされ得る。ターゲット・レイアウト・フラグメントに対するエッジ配置誤差は、対応したレチクル・フラグメントの位置決め補正を行うために使用される。エッジ配置誤差は、例えば、レチクルを使用する製造プロセスをシミュレートするシミュレーション処理を用いて判定される。 （もっと読む）