【課題】ヘテロジニアス黙示的及び明示的処理要素の計算の一体化のためのシステム及び方法であって、任意の数の処理要素の統合をサポートするシステム及び方法を開示する。
【解決手段】システム１００及び方法は、命令ステートメントの利用した一体化実行可能プログラムの生成をサポートし、命令ステートメントは、黙示的及び明示的処理要素に対する適切なソースコードを生成するべく、構文解析済みソースコードにおける意味的構造と関連して分析される。計算の一体化システム１００及び方法は更に、特定のプログラム種類の専門知識及び様々な処理要素のイディオムを具現化する。 （もっと読む）

【課題】アイソレーションメモリバッファを組み込んだＬＲ−ＤＩＭＭを利用したスイッチ／ネットワークアダプタ・ポートインターフェースを含むヘテロジニアスコンピューティングシステムを提供する。
【解決手段】コンピュータシステム１００は、少なくとも１つの高密度ロジックデバイス１０６及びメモリバスに高密度ロジックデバイスを接続するコントローラを備える。複数のメモリスロットがメモリバスと接続され、アダプタポートが複数のメモリスロットのうちの少なくとも一部と関連付けられ、アダプタポートの各々は、関連付けられたメモリリソースを含む。ダイレクト・エクセキューション・ロジック要素１０８は、アダプタポートのうちの少なくとも１つと接続される。メモリリソース１１０は、少なくとも１つの高密度ロジックデバイス及びダイレクト・エクセキューション・ロジック要素によって、選択的にアクセス可能である。 （もっと読む）

【課題】ハイブリッドハードウェアプラットフォームでの実行管理に関連したサポートコードを含む統一された実行可能要素を生成するために、高級言語標準に準拠して書込まれたコンピュータコードをコンパイルするためのシステムおよび方法の提供。
【解決手段】上位レベルのドライバは、コンパイル段階で、生成されているＣＦＣ表現を、ハードウェア記述表現に処理され得る最適化されたパイプラインロジックを表わすハイブリッド制御フローデータフローグラフ表現に翻訳する。ドライバは、再構成可能なコンピュータのためのビットストリームを生成するために必要とされるネットリストファイルを生成する。コンパイルドライバからの出力を取得し、かつ命令プロセッサおよび再構成可能なプロセッサの双方で実行することのできる統一された実行可能要素を生成するためにすべての必要な構成要素を互いに結合するためのサポートを与える。 （もっと読む）

【課題】高速処理が可能で、製造コストが安価な再構成可能マルチプロセッサを提供する。
【解決手段】複数のプログラム可能なハードウェアのメモリアルゴリズムプロセッサ１１２（「ＭＡＰ」）をメモリサブシステム１２０に組込む。各ＭＡＰは、ユーザ定義可能なアルゴリズムを実行するためにすべてのシステムプロセッサによってグローバルにアクセス可能である。ＭＡＰはプリロードされたアルゴリズムの１つを選択できるようにし、システム再構成時間を減少させる。ＭＡＰは、ダイレクトメモリアクセス（「ＤＭＡ」）モードで機能することができ、ある装置が結果を直接に別の装置に送って、ユーザ定義のアルゴリズムの実行をパイプライン化または並列化することが可能である。 （もっと読む）

【課題】再構成可能マイクロプロセッサを組込むマルチプロセッサコンピュータシステムを利用して、ウェブサイトアクセスおよび処理を加速化させるためのシステムおよび方法を提供する。
【解決手段】マルチプロセッサコンピュータ１０は、メモリ相互接続構造１４に双方向に結合されるＮ個のプロセッサ１２0〜１２Nの他に、Ｎ個のマルチアダプティブプロセッサ（「ＭＡＰTM」）１１２0〜１１２Nが結合される。
【効果】サイト訪問者の人口統計データ処理、リアルタイムでのウェブサイト内容の更新、データベース検索、およびｅ−コマースのアプリケーションに関する他の処理を加速させるのに利用できる。再構成可能かつ標準のマイクロプロセッサはすべて、単一のＯＳイメージにより制御されるが、ユーザにはマイクロプロセッサのクラスタがオペレーティングシステムの単一のコピーとして見える。 （もっと読む）

共有リソースを有するマルチプロセッサコンピュータシステムにおいて、供給リソースへのアクセスを要求する各マルチプロセッサが共有の優先権レベルを有する場合の公平な動的優先権コンフリクト解決のシステム及び方法を提供する。同位の優先権の場合、又は、単一のポートだけがアクティブである場合において、一般的な動的コンフリクト解決スキームは変更されてコンフリクト又は同位状態の公平な解決を保証する。コンフリクトする優先権のタイ状態があると判断されると、複数のプロセッサエレメントのうちの１つは、所定の優先権レベルに基づいて選択される。選択されたプロセッサエレメントの識別情報と、コンフリクトする優先権のタイ状態の構成が格納される。前のコンフリクトする優先権のタイ状態と同じ構成を有するコンフリクトする優先権のタイ状態が次に発生した場合、前のタイ状態時に選択されたプロセッサエレメントは、特定の優先権のタイ状態の構成における全てのプロセッサエレメントが選択されるまで、次に発生したコンフリクトする優先権のタイ状態時において選択されない。アクティブなポートが１つしかない状況では、従来の動的コンフリクト解決スキームを変更して、公平なアクセスを与え、また、優先権のタイ状態コンフリクトを少なくする。 （もっと読む）

インタリーブされたメモリコントローラとともに用いるための多重適応プロセッサ（「ＭＡＰ」）を用いるクラスタ化されたコンピュータに対するデュアルインラインメモリモジュール（「ＤＩＭＭ」）またはランバス^TMインラインメモリモジュール（「ＲＩＭＭ」）フォーマットのスイッチ／ネットワークアダプタポート（「ＳＮＡＰ^TM」、ともにSRC Computers, Inc.の登録商標）を提供する。外部のスイッチ、ネットワークまたは他の装置への接続を実現する目的で、再構成可能なプロセッサ要素に結合されたＤＩＭＭまたはＲＩＭＭ物理フォーマットアダプタポートを利用するマイクロプロセッサベースのコンピュータシステムが特に開示される。特定の実施例においては、制御情報をホストマイクロプロセッサまたは他の制御チップに渡す目的で、ＰＣＩ、アクセラレーテッドグラフィックスポート（「ＡＧＰ」）またはシステムメンテナンス（「ＳＭ」）バスが接続され得る。フィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）ベースの処理要素は、外部の相互接続ファブリックまたは装置との間でやり取りされるデータを変更する能力を有する。 （もっと読む）

適応プロセッサまたは再構成可能なプロセッサベースのクラスタ化された計算システムおよび方法であって、適応プロセッサノードのスケーラブルな相互接続と、少なくとも第１および第２の処理ノードと、第１および第２の処理ノードを結合するクラスタ相互接続とを用い、少なくとも第１のノードは、適応可能な、または再構成可能な処理要素を含む。特定的な実現例において、クラスタ化されたコンピュータの第２の処理ノードは、マイクロプロセッサ、再構成可能な処理要素、または共有メモリブロックを含んでもよく、クラスタ相互接続は、イーサネット（登録商標）、ミリネット（登録商標）、クロスバースイッチなどとして提供され得る。 （もっと読む）

ループ本体の連続的反復の中で入力値を処理し出力値を生成するループ本体を含み、出力値がループ本体に結合される循環ノードによって捉えられ、さらに、ループ本体に結合される、最終のループ反復を判断するループ有効ノードと、循環ノードに結合される出力値記憶ノードとを含み、出力値記憶ノードが、ループ有効ノードが最終のループ反復が起こったと判断した後生成される出力値を無視する、制御フローデータフローグラフのパイプライン化されたループ構造。さらに、ループ本体の連続的反復の中で入力値を処理して出力値を生成するループ本体を含み、出力値がループ本体に結合される循環ノードによって捉えられ、さらに、循環ノードに結合されるループドライバノードを含み、ループドライバノードがループ本体の各反復に対して周期を設定する、制御フローデータフローグラフのパイプライン化されたループ構造。 （もっと読む）

本発明の一実施例は、ハイブリッド命令プロセッサおよび再構成可能なプロセッサで実現されるアルゴリズムをシミュレートする方法であって、上記アルゴリズムは再構成可能なプロセッサおよびそのリソースをエミュレートするランタイム選択可能エミュレーションライブラリと、上記アルゴリズムについて上記再構成可能なロジックをエミュレートする制御データフローエミュレータとを利用した方法を含む。本発明の別の実施例は、制御データフローグラフをシミュレートする方法であって、１つ以上のデータフローコードブロックを含む上記制御データフローグラフの内部表現を構築するステップと、上記制御データフローグラフを一連のコードブロックデータフロー実行としてシミュレートするステップとを備え、EXITに達するまで上記コードブロックの出力値に基づき１つのコードブロックからもう１つのコードブロックへ制御が移される、方法を含む。 （もっと読む）