【課題】短いセットアップ時間、特に、発生するクロックエッジ対出力信号遅延を小さくする。
【解決手段】論理信号（／Ｄ１）の論理状態を記憶するためのパルス・スタティック・フリップフロップ（１）であって、前記フリップフロップは該論理信号（／Ｄ１）をパルス信号（ＰＵＬＳＥ）と論理的に合成し、セット信号（／ＳＥＴ）を出力する第１の論理回路（６）と、論理入力信号（／Ｄ）を相補パルス信号（／ＰＵＬＳＥ）と論理的に合成し、リセット信号（／ＲＥＳ）を出力する第２の論理回路（７）と、論理保持レベルを保持する記憶手段（１７、１８、１９）を有するラッチ回路（１４）とを有し、該保持レベルは該セット信号（／ＳＥＴ）によって制御される。該保持レベルは該論理信号（／Ｄ１）の記憶論理状態として取り出される。 （もっと読む）

【課題】接触装置においてその先端部トレースが被試験体との接触後に変形、又は弾性突出部から剥離を防止する安定且つ簡単な接触機構を提供する。
【解決手段】主面に少なくとも１つのコンタクトパッドを有するキャリア基板を用意し、次に、上記主面に少なくとも１つの弾性突出部を形成する。弾性突出部は主面に対して実質的に一定の高さに上面を有する。上面の幅はコンタクトパッドよりも大幅に広い。続いて、少なくとも１つのコンタクトパッドを少なくとも１つの突出部の上面に接続する導電構造が形成される。 （もっと読む）

【課題】 半導体構造の製造方法を提供する。
【解決手段】 上辺が露出する構造の活性領域を有する半導体基板を設ける工程と、活性領域に隣接し、かつ活性領域の上辺の上にまで延在する絶縁充填物を有する少なくとも一つのＳＴＩトレンチを形成する工程と、ＳＴＩディボット（活性領域に隣接し、かつ活性領域の露出した上辺のエッジを露出させる）を絶縁充填物に形成する工程と、水素終端領域を活性領域の露出した上辺に形成する工程と、熱処理を水素雰囲気中で行なって、活性領域の上辺が連続的にＳＴＩディボットにつながるように、丸め部（ＫＶ；ＫＶ'）を活
性領域のエッジに形成する工程と、を含む。 （もっと読む）

【課題】 電子部品アセンブリにおいて応力を低減する。
【解決手段】 電子部品アセンブリの製造方法は、第１側面と第１半田接続パッドを有する第２側面と貫通孔とを有する基材を提供する工程、半導体チップを第１側面に取付ける工程、第１側面の半導体チップを被覆する第１モールド部と貫通孔を通って延在し第２側面の半田接続パッドよりも突出する第２モールド部とを含むモールドパッケージを得るために基材及び半導体チップに対してモールドプロセスを実施する工程、第１半田接続パッドに対応する第２半田接続パッドを備えた表面を有するプリント回路基板を提供する工程、第２モールド部がプリント回路基板の表面上においてモールドパッケージを支持するスペーサ構造を形成するように第１および第２半田接続パッドの間に配置される半田ボールによってモールドパッケージをプリント回路基板に半田付けする工程を含む。 （もっと読む）

【課題】 ゲートリーク電流の低減。
【解決手段】 本発明による半導体の製造方法は、基板を設ける工程と、誘電体層を基板の上に形成する工程と、アモルファス半導体層を誘電体層の上に成長させる工程と、アモルファス半導体層に不純物をドープする工程と、そして高温処理工程をアモルファス層に施して前記アモルファス半導体から結晶化層を形成する工程とを備える。 （もっと読む）

本発明は、バイポーラ半導体素子、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法に関する。本発明の方法は、下記のステップ、すなわち、半導体基板（１）上に第１の導電型（ｐ）の第１の半導体エリア（３２，３４）を形成するステップと、前記半導体エリア（３２，３４）上に前記第１の導電型（ｐ^＋）の接続エリア（４０）を形成するステップと、前記接続エリア（４０）上に第１の絶縁エリア（３５”）を形成するステップと、前記半導体エリア（３２，３４）の少なくとも一部を露出するために、前記第１の絶縁エリア（３５”）および接続エリア（４０）内にウィンドウ（Ｆ）を形成するステップと、前記接続領域（４０）を絶縁するために、前記ウィンドウ（Ｆ）内に側壁スペーサ（８０）を形成するステップと、前記側壁スペーサ（８０）および前記周囲の第１の絶縁エリア（３５”）の一部をカバーするために、第２の導電型（ｎ^＋）の第２の半導体エリア（６０）を形成するステップと、前記接続エリア（４０）と前記第２の半導体エリア（６０）との間にギャップ（ＬＳ）を形成するために、前記周囲の第１の絶縁エリア（３５”）および前記側壁スペーサ（８０）を除去するステップと、第２の絶縁エリア（１００）により前記ギャップ（ＬＳ）を封止し、一方、前記封止したギャップ（ＬＳ）内に気体雰囲気または真空雰囲気を導入するステップとを含む方法。
（もっと読む）

【課題】多結晶誘電体層の形成方法と前記誘電体層を用いた半導体デバイスの提供。
【解決手段】多結晶誘電体層２０は、酸化物または窒化物を含む第１の誘電体材料と前記誘電体層の重量の１重量％未満の第２の材料より形成される。第１の誘電体材料の粒子２１境界に沿った漏洩電流が低減するように、前記第１の誘電体材料のエンタルピーより低いエンタルピーを有する非導電性の酸化物または窒化物を形成する第２の材料を含み、第１の誘電体材料の粒子境界に配置される。 （もっと読む）

本発明は、バイポーラ・トランジスタであって、第１の導電型（ｎ）のコレクタ領域（２５，２５ａ）と、コレクタ領域（２５，２５ａ）に、コレクタ領域（２５，２５ａ）の第１の面上で電気的に接続される第１の導電型（ｎ^＋）のサブコレクタ領域（１０；１０ａ，１０ｂ）と、コレクタ領域（２５，２５ａ）の第２の面上に設けられる第２の導電型（ｐ）のベース領域（３０）と、ベース領域（３０）の上方に、コレクタ領域（２５，２５ａ）とは反対側の面上に設けられる第１の導電型（ｎ^＋）のエミッタ領域（５０）と、第１の面でコレクタ領域（２５，２５ａ）の隣に設けられるカーボンがドープされた半導体領域（１０；１０ａ；２４，２４ａ）と、を備えるバイポーラ・トランジスタに関する。
（もっと読む）

【課題】電気的スイッチング・オンがスイッチング素子（１００）内に確立される導電路（１０１）により行われる電気的スイッチング・デバイスを提供すること。
【解決手段】スイッチング素子（１００）は、第１の電極ユニット（２０１）と、第２の電極ユニット（２０２）と、第１および第２の電極ユニット（２０１，２０２）の間に配置されてこれらの電極ユニットに接触接続している電解質層（２０３）とを有する。導電路（１０１）は、第１の電極ユニット（２０１）から電解質層（２０３）内に拡散している導電素子（１０２）により、電解質層（２０３）を介して、第１の電極ユニット（２０１）と第２の電極ユニット（２０２）との間に形成される。加熱装置（４００）は、スイッチング動作中、スイッチング素子（１００）を加熱する。 （もっと読む）

【課題】第一領域でより高い表面、第二領域でより低い表面を含むように構造化された表面について、簡素化された処理方法を提供する。
【解決手段】表面上には、複数の層が成膜され、下層１３は、上層１４よりも高い研磨速度を示し、また、複数の層の厚さは、段高さよりも大きい。その後、複数の層は、第一領域における下層１３の少なくとも一部が除去されるように化学機械研磨される。この方法によって、平坦化をより一層向上させることができる。更に、ウェット洗浄工程後、小さな上部接触開口部が得られると共に、アニール処理による接触開口部の変形が低減される。 （もっと読む）