説明

アナログ・デバイシズ・インコーポレーテッドにより出願された特許

1 - 10 / 51


【課題】EMセンサの領域では、センサがパッケージ型で提供されることが望ましいという特別な要求がある。
【解決手段】本発明は、第1の基板に形成されたセンサ素子と第2の基板に形成された少なくとも1つの光学素子とを提供するものであって、第2の基板が少なくとも1つのセンサ素子の上を覆うキャップを形成するように第1および第2の基板が互いに関連するように配置されていて、少なくとも1つの光学素子がキャップ上にくる入射光を少なくとも1つのセンサ素子に導くように構成されている。 (もっと読む)


【課題】電圧バンドギャップ基準回路を提供する。
【解決手段】前記回路は増幅器を含み、該増幅器はその入力に接続された第1および第2トランジスタを有する。前記回路は、第1および第2トランジスタの間のΔVbeに実質的に等しい電圧を、増幅器の共通入力に加えられた電圧から差し引くことにより、より低いヘッドルームで動作するように適合される。 (もっと読む)


秘密および/または極秘の情報のためのセキュリティーを提供しながら、ソフトウェア開発のデバッグ能力を提供するマイクロプロセッサに関する。プロセッサは、オープン、セキュアエントリー、およびセキュアモードの内の1つで動作する。オープンモードにおいて、セキュリティー対策は、特定のレジストリビットへのアクセスおよびプライベートメモリ領域へのアクセスを防止する。セキュアコードの実行および/またはプライベートメモリ領域へのアクセス要求があると、セキュアエントリーモードに入る。セキュアコードは、セキュアエントリーモードにおいて認証される。認証は、デジタル署名を利用して実行される。認証が成功すると、セキュアモードに入る。認証コードは、セキュアモード環境において実行される。プライベートメモリ領域は、セキュアモードにおいてアクセス可能である。
(もっと読む)


低ノイズ基準電圧回路が記述される。基準回路はバンドギャップ基準要素を使用し、出力に対する高ノイズ及び低ノイズの影響を減らすための、電流シャントとフィルタのうちの少なくとも1つを含む。更なる変更のために曲率矯正要素を含めても良い。
(もっと読む)


直列につながれた複数セルを持つバッテリスタック(12)を監視するバッテリ監視システムが提供される。
監視システムは、バッテリスタック(12)内のセルの各部分集合を監視する監視モジュール(30,32)を含み、各監視モジュール(30,32)は、一つ以上の制御信号に応じてセルの各部分集合のセル電圧を測定し、そのセル電圧を表す少なくとも一つ以上の読み出し信号を提供するものであり、監視モジュール(30,32)は、セルの各部分集合の電圧が各監視モジュールに参照されるようにスタック(12)に電気的につながれ、制御信号および読み出し信号はスタック(12)の監視モジュールを通してつながれ、
監視モジュールに制御信号を提供し、監視モジュールから読み出し信号を受け取るシステム制御ユニットを含む。
(もっと読む)


第一および第二デジタル−アナログコンバータDAC1およびDAC2の出力が組み合わせ回路の中で結合され複数の識別しきい値を形成するアナログ−デジタルコンバータに関する。これは2もしくはそれ以上のビットが一度の判定で決定されることを可能にする。
(もっと読む)


ディジタル論理回路において、2つのマルチビットベクトルの差が、所与の数に等しいか、または所与の2つの数の間にあるかどうかを判定するために必要な論理上および計算上の時間を相当に低減する改良型の技法。一態様例において、このことは、第1のNビットベクトルA[N−1:0]と第2のNビットベクトルB[N−1:0]をディジタル論理回路に受け入れることによって達成され、この場合にNは非ゼロの正数である。次いで、第3のNビットベクトルが、A[N−1:0]および〜B[N−1:0]を用いて、ビット単位AND(A[N−1:0]&〜B[N−1:0])演算を実行することによって得られる。さらに、第4のNビットベクトルが、A[N−1:0]および〜B[N−1:0]を用いて、ビット単位XOR(A[N−1:0]^〜B[N−1:0])演算を実行することによって得られる。次いで、第3のNビットベクトルおよび第4のNビットベクトルにおけるビットパターンに基づいて、第1のNビットベクトルA[N−1:0]と第2のNビットベクトルB[N−1:0]の差が、所与の数に等しいか、または所与の2つの数(+mおよび+n、m<n)の範囲内にあると宣言される。
(もっと読む)


この方法は、構造内に形成された抵抗層を隣接層からの汚染種から保護する構造を形成するための半導体構造および方法を実現する。汚染種の拡散に抵抗する材料中に抵抗層を封入することにより、該構造を製造するのに必要な処理中に抵抗材料を保護することが可能である。
(もっと読む)


本発明は、各々の第1の基板(110)内の断熱テーブル(1100)上に形成される第1(1120、1125)及び第2の温度感知素子を有する熱センサを提供する。
(もっと読む)


本発明は、第1の基板(110)内に形成され、感知素子と前記第1の基板上の別の場所に設けられている熱源(1215)との間に配置された断熱層を有する感知素子(105)を提供する。前記断熱層は、前記第1の基板(110)内に形成された少なくとも1対の溝(1205、1210)を含み、前記対の個々の溝はキャビティ(1220)により隔てられる。
(もっと読む)


1 - 10 / 51