説明

インフィネオン テクノロジーズ アーゲーにより出願された特許

1 - 10 / 331


【課題】 半導体装置における負荷電流のゼロ交差検出を提供する。
【解決手段】 ゲート電極と、エミッタとコレクタ電極との間の負荷電流経路と、を有する逆導通トランジスタを含む回路装置が開示される。トランジスタは、負荷電流経路を介し順方向と逆方向に負荷電流を導通できるようにするとともにゲート電極においてそれぞれの信号により活性化または非活性化されるように構成される。回路装置はさらにゲート制御手段と監視手段を含む。ゲート制御手段はゲート電極に接続されるとともに、トランジスタが逆導通状態である場合にゲート電極を介しトランジスタを非活性化するまたはトランジスタの活性化を防止するように構成される。監視手段は、トランジスタが非活性化されるまたは非活性化がゲート制御手段により防止されている間に負荷電流がゼロを交差するときに発生する逆導通トランジスタのコレクタ−エミッタ電圧の突然の上昇を検出するように構成される。 (もっと読む)


【課題】 被覆ベースプレートを含む半導体装置を提供する。
【解決手段】 半導体装置は基板(122)に結合された半導体チップと基板(122)に結合されたベースプレートとを含む。ベースプレートは、第2の金属層(106)に接合する第1の金属層(108)クラッドを含む。第2の金属層(106)はピン−フィンまたはフィンの冷却構造(112)を設けるように変形される。第2の金属層(106)はピンもピン−フィンも有しない副層(113)を有する。第1の金属層(108)は第1の厚さ(d108)を有し、副層(113)は第2の厚さ(d113)を有する。第1の厚さ(d108)と第2の厚さ(d113)の比は少なくとも4:1である。 (もっと読む)


【課題】 充電平衡化機能を有する電源システムを提供する。
【解決手段】 電源システムが第1の電荷蓄積装置を含む。複数(n個)の電荷蓄積モジュールを有する直列回路が、負荷端子間に接続されている。第2の電荷蓄積装置が負荷端子を備える。電荷転送装置が、電荷蓄積モジュールのうちの1つと第2の電荷蓄積装置の負荷端子との間に結合された少なくとも1つの電荷転送ユニットを含む。電荷転送装置は、要求に応じて、1つの電荷蓄積モジュールから第2の電荷蓄積装置へ電荷を転送するように構成されている。 (もっと読む)


【課題】 テーパー面を備えた膜支持部を有する微小機械音響トランスデューサを提供する。
【解決手段】 微小機械音響トランスデューサの製造方法は、基板構成の第1主面上に、第1のエッチング速度およびこれより低い第2のエッチング速度をそれぞれ有する第1および第2の膜支持材料の連続的な層を堆積させるステップを含んでいる。次いで膜材料層が堆積される。キャビティが、膜支持材料および膜材料の反対側にある基板構成の側から、少なくとも当該キャビティが第1の膜支持材料層へ延長するまで、基板構成内に形成される。第1および第2の膜支持材料層は、同様に第1の領域を囲む第2の領域にあるキャビティの延長部分に位置する少なくとも1個の第1の領域のキャビティを通してエッチング剤を適用することによりエッチングされる。エッチングにより、第2の領域内の第2の膜支持材料層の上にテーパー面が形成される。エッチングは、少なくとも第2の膜支持材料層が第1の領域内で除去されて膜材料層が露出するまで続く。 (もっと読む)


【課題】縦型パワーIGBTのラッチアップ動作を改善する素子構造を提供する。
【解決手段】第1の伝導型のエミッタ区域11およびエミッタ区域11に隣接する第2の伝導型のドリフト区域12を有する半導体基板と、多数のトランジスタセルを有するセルアレイとを備える。トランジスタセルは、それぞれ、ソース区域15と、ソース区域15と上記ドリフト区域12との間に配置されるボディ区域14と、ソース区域15およびボディ区域14から絶縁して配置されるゲート電極16とを有する。ソース区域15およびボディ区域14は短絡されている。エミッタ区域11のエミッタ効率を、第1のセルアレイ部分101の領域内よりも第2のセルアレイ部分102の領域内において低くするため、セルアレイは、第1のセル密度を有する第1のセルアレイ部分101と、第1のセル密度より低い第2のセル密度を有する第2のセルアレイ部分102とする。 (もっと読む)


【課題】パワーIGBTのラッチアップを改善する。
【解決手段】パワーIGBTは、第1の伝導型のエミッタ区域11および、隣接する第2の伝導型のドリフト区域12を有する半導体基板と、多数のトランジスタセルを有するセルアレイとを備える。上記トランジスタセルは、それぞれ、ソース区域15と、ボディ区域14と、ソース区域15およびボディ区域14から絶縁して配置されるゲート電極16とを有する。ソース区域15およびボディ区域14は短絡されている。また、上記セルアレイは、第1のセル密度を有する第1のセルアレイ部分101と、第1のセル密度より低い第2のセル密度を有する第2のセルアレイ部分102とを備える。エミッタ区域11のエミッタ効率は、第1のセルアレイ部分の領域内よりも第2のセルアレイ部分の領域内において低い。 (もっと読む)


【課題】シリコン基板に異方性エッチングにより深さが大きい凹部を形成するための、簡便な方法およびプラズマエッチングシステムの使用方法を提供する。
【解決手段】反応性エッチングガスをエネルギー励起するためにプラズマを用いる。反応性エッチングガスは、連続的に流れるガスフローの成分である。凹部は、エッチング時に、上記ガスフローを中断することなく少なくとも50マイクロメートルの深さに形成される。その結果、深さの大きい凹部を製造するための簡便な方法が提供される。 (もっと読む)


【課題】チップの縁領域は、膨張係数が異なることによって、温度サイクル中に、TC応力とも称される特定の負荷を受けることが多い。これらの縁領域は特にTC応力を受け易いため、同領域内において様々な不良が生じる可能性がある。これによって、実際のデバイスにおける信頼性のリスクが増大する可能性がある。
【解決手段】半導体デバイスの金属構造210のための固定用構造200は、オーバーハング形状の側壁230を少なくとも1つ含んだ固定用凹部構造220を含んでいる。上記金属構造210は、少なくとも部分的に上記固定用凹部構造220内に配置されている。 (もっと読む)


【課題】無線周波数集積回路(RFIC)を試験する方法を提供する。
【解決手段】オンチップ試験回路302を用いて高周波試験信号を生成するステップと、オンチップ電力検出器を用いて信号レベルを測定するステップと、上記オンチップ試験回路302を、低周波数信号を用いて制御および監視するステップとを含む。RFIC300は、高周波数において動作するように構成されており、オンチップ試験回路302は、試験モードの間に動作するように構成された周波数生成回路306を含む。 (もっと読む)


【課題】ストレージキャパシタが選択トランジスタ(AT)に接続されている半導体メモリセルの集積度を向上させながら、製造コストを低減できる半導体メモリセルおよびその製造方法を提供する。
【解決手段】ストレージキャパシタは、ソース領域Sまたはドレイン領域Dのための少なくとも1つのコンタクトホールにおいて、コンタクトホールキャパシタKKとして形成されている。このような半導体メモリセルは、特にコスト効率よく製造することができ、かつ高集積度を達成できる。 (もっと読む)


1 - 10 / 331