【課題】デュアルメタルゲート構造を有する半導体装置において、ゲート電極除去する工程において、ゲート絶縁膜に与える損傷を抑える。
【解決手段】 第１のトランジスタと第２のトランジスタとを備える半導体装置において、第１のトランジスタは、第１の仕事関数を有する第１の材料からなる第１のゲート電極と、第１のゲート絶縁膜とを含む。また、第２のトランジスタは、第２の仕事関数を有する第２の材料からなる第２のゲート電極と、第２のゲート絶縁膜とを含む。ここで、第１のゲート絶縁膜は、高誘電率膜と、第１の高誘電率膜上に形成された第１の絶縁膜とを含むものとする。第２のゲート絶縁膜においては、高誘電率膜上部に形成した第１の絶縁膜を、第１のゲート電極を除去した後に除去する。 （もっと読む）

【課題】ＣＭＩＳのソース・ドレイン領域端部における転位の発生および拡散抵抗の上昇を防止する。
【解決手段】ＣＭＩＳにおけるソース・ドレイン領域１２、１４の形成時、シリコン基板１に不純物をイオン注入する前に、Ｐウエル層４には転位抑制元素としてアルゴンを打ち込み、かつＮウエル層５には窒素を転位抑制元素として打ち込む。これにより転位の発生を抑制しつつ、かつ、Ｐウエル層４とＮウエル層５それぞれに適した転移抑制元素を打ち分けることで拡散抵抗の上昇を抑制し、歩留まりを向上させ、素子の信頼性を高めることができる。 （もっと読む）

【課題】高電位側スイッチ素子の十分な駆動電圧を実現した半導体装置を提供する。
【解決手段】スイッチＰＭＯＳは、低電位側の出力ＭＯＳがオンのときにオンとなり、ブートストラップ容量（以下、容量という）を電源電圧に充電し、この出力ＭＯＳがオフのときにオフとなり、オンとなる高電圧側出力ＭＯＳを通した入力電圧と容量に蓄積された電圧が加算されて昇圧電圧が形成される。スイッチＰＭＯＳのソース領域およびドレイン領域は、逆の導電型を有するウェル領域内に形成される。容量で形成された昇圧電圧が電源電圧より高くなった時に、一方のソース領域またはドレイン領域とウェル領域によって形成される寄生ダイオードに対し逆方向電圧が印加されるように、スイッチＰＭＯＳの一方のソース領域またはドレイン領域およびウェル領域が容量の昇圧電圧側に接続されている。 （もっと読む）

【課題】金属シリサイド層と窒化シリコン膜の界面に自然酸化膜が残存していると、窒化シリコン膜の成膜後の種々の加熱工程（例えば種々の絶縁膜や導体膜の成膜工程のように半導体基板の加熱を伴う工程）において、金属シリサイド層表面にある自然酸化膜の酸素に起因して、金属シリサイド層が部分的に異常成長してしまう。
【解決手段】本願発明においては、集積回路を構成する電界効果トランジスタのソース・ドレイン上のニッケル・シリサイド等の金属シリサイド膜の上面に対して、不活性ガスを主要な成分とするガス雰囲気中において、実質的にノン・バイアス（低バイアスを含む）のプラズマ処理を施した後、コンタクト・プロセスのエッチング・ストップ膜となる窒化シリコン膜を成膜することにより、金属シリサイド膜の不所望な削れを生じることなく、金属シリサイド膜の上面の自然酸化膜を除去することができる。
を図ることができる。 （もっと読む）

【課題】チャージポンプの基数を変更しなくてもメモリセルに十分な電流量を供給することが可能な半導体装置を提供すること。
【解決手段】外部電源電圧判定回路２は、外部電源の電圧値を判定する。制御回路１は、外部電源電圧判定回路２によって判定された外部電源の電圧値がしきい値以下の場合に、チャージポンプ３１による充電時間を変更してメモリセルに対するオペレーションを制御する。したがって、チャージポンプの基数を変更しなくてもメモリセルに十分な電流量を供給することが可能となる。 （もっと読む）

【課題】比例制御型の電流制御を用いることにより、初期値設定誤差による誤差電流出力を最小にし、昇降圧コンバータにおける軽負荷時の効率を向上させる。
【解決手段】昇降圧ＤＣ−ＤＣコンバータの間欠モードにおいて、目標指令値を、基準電圧Ｖｒｅｆ０から電圧ΔＶｒｅｆだけ高い値に設定してステップ応答させる。そして、出力電圧Ｖｏの上昇過程において、出力電圧Ｖｏが任意のしきい値電圧まで到達したら、制御ロジック部３０は、トランジスタ３８〜４１をすべてＯＦＦして出力をハイインピーダンスにする。ハイインピーダンス中、負荷電流によって出力電圧Ｖｏが低下し、基準電圧Ｖｒｅｆ０に到達したら再度、トランジスタ３８〜４１の駆動制御を行う。これを繰り返し、出力電圧Ｖｏを一定値に制御する。 （もっと読む）

【課題】入力信号に高周波成分が含まれていても、安定した検出が可能なスケルチ回路を提供する。
【解決手段】閾値生成器７は、閾値信号を出力する。ミキサ回路５は、少なくとも入力信号が変化するタイミングで変化する信号で閾値信号を変調する。比較器６は、入力信号と変調された閾値信号とを比較して、入力信号が送信側から伝送された有効な信号であるか、あるいはノイズであるかを表わすスケルチ信号を出力する。 （もっと読む）

【課題】半導体集積回路の製造プロセスがばらつきを持っても所望の周波数特性を有するＰＬＬを提供する。
【解決手段】ＰＬＬと制御ユニット９を具備し、ＰＬＬは位相周波数比較器１、ループフィルタ３、電圧制御発振器(ＶＣＯ)８、分周器６を含み、ＶＣＯ(８)は電圧電流変換器(ＶＩＣ)とリング発振器を含む。制御電圧Ｖcに応答してＶＩＣは、リング発振器の動作電流を設定する制御電流を生成する。制御ユニット９は、ＰＬＬをオープンループのキャリブレーション動作期間とクローズドループの通常動作期間に切り換える。通常動作期間でＶＣＯに所定の制御電圧Ｖcが供給され、ＶＣＯの周波数は所定の周波数とされる。キャリブレーション動作期間で制御電圧Ｖcと略等しいレベルの基準電圧Ｖ_REFが供給された状態のＶＣＯの周波数計測の間にＶＣＯの周波数が所定の周波数と略等しくなるように、制御ユニット９はＶＩＣ８１の動作パラメータＴの値を設定する。 （もっと読む）

【課題】半導体装置のバーンイン試験を行うソケットを複数備えたバーンインボードにおいて、各ソケットをバーンインボードから取り外すことなく、一括して洗浄する。
【解決手段】バーンインボード１０が備える複数のソケット７は、それぞれ半導体装置を収容する窪みが形成された収容部８が配置される上面、収容部８内に配置され、バーンイン試験の際に半導体装置の外部端子と接触して通電するコンタクトピンを、それぞれ有している。ここで、ソケット７の洗浄工程では、洗浄液１８ａが充填された洗浄槽１８に複数のソケット７の上面側が洗浄液１８ａに浸るように、バーンインボード（配線基板）１０を洗浄槽１８に配置して、複数のソケット７の上面にそれぞれ形成された収容部８内の気体を排気ノズル１８ｃを用いて収容部８の外に排出する。 （もっと読む）

【課題】波長が１３．５ｎｍ付近の極端紫外(Extreme Ultra Violet：ＥＵＶ)光を露光光源とする反射型マスクの欠陥修正技術を利用した半導体装置の製造技術を提供する。
【解決手段】ウエハ主面上に塗布されたフォトレジスト膜にマスクパターンを転写する際、アンダードーズあるいはデフォーカスまたはその両方の、オフコンディション条件で転写をした後、フォトレジスト膜に転写されたパターンを電位制御型外観検査用走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）で検査する工程を経て欠陥検査する。これにより、マスク検査では容易に検査できないホールパターンにおける、多層膜位相欠陥を容易かつ実用的なスループットで外観検査が可能となり、欠陥の原因の分類に応じた欠陥救済を行った無欠陥マスクを供給することで歩留まりが向上する。 （もっと読む）