【課題】良好な形状のｓｉｎｇｌｅ ｍｅｔａｌ／ｄｕａｌ ｈｉｇｈ−ｋ構造を形成し、ｎＭＯＳ、ｐＭＯＳそれぞれに適したフラットバンド電圧を得ることができる半導体装置を得ること。
【解決手段】本発明の一実施形態における半導体装置１００は、第１導電型のＭＯＳＦＥＴ１０と、第２導電型のＭＯＳＦＥＴ２０を有する。第１および第２導電型のＭＯＳＦＥＴ１０，２０は、半導体基板１上に形成された第１の絶縁膜２と、第１の絶縁膜２上に形成され、第１の絶縁膜２よりも誘電率の高い絶縁材料からなる第２の絶縁膜４と、第２の絶縁膜４上に形成され、第２の絶縁膜４に拡散して仕事関数を制御する材料を含むメタル層５を下層に有するゲート電極７と、を備える。また、第２導電型のＭＯＳＦＥＴ２０は、第１の絶縁膜２と第２の絶縁膜４との間に形成され、仕事関数を制御する材料が第１の絶縁膜２界面に拡散するのを防止する拡散防止膜３をさらに備える。 （もっと読む）

【課題】本発明は、磁場制御構造に関し、特に、集積回路を構成する基板上に渦電流が発生しないように磁力線を制御する磁場制御構造に関する。
【解決手段】本発明による磁場制御構造は、集積回路における磁場制御構造であって、磁場を発生させる磁場発生源１、２と、磁場発生源１、２の近傍に、または磁場発生源１、２に接して配置された磁性体３とを備え、磁性体３によって磁場発生源１、２からの所定方向の磁力線を吸収することを特徴とする。 （もっと読む）

【課題】処理対象画像データの特徴に応じて可変長符号化による圧縮効率を向上する。
【解決手段】量子化されたデータを可変長符号化して圧縮する装置であって、符号化済みの画像データの統計情報（ＭＢＴｙｐ、ＣＢＰＬ）を格納する統計情報格納メモリ（２１２）と、前記統計情報格納メモリに格納された統計情報に基づいて可変長符号表を生成する可変長符号表生成部（２１３）と、前記可変長符号表生成部で生成した可変長符号表に基づき可変長符号化を行う可変長符号化部（２０５）と、を備える。前記可変長符号表生成部は、符号化済みの画像データの所定範囲内で算出した統計情報の生起確率と、符号化パラメータに基づいて選択された初期生起確率とを加算し（Ｓ３００５）、加算して得られた生起確率の高い統計情報の順に短い符号を割り当てて（Ｓ３００６）、可変長符号表を生成する。 （もっと読む）

【課題】ライトディスターブおよびリードディスターブの問題を解決し信頼性が高められた記憶装置を提供する。
【解決手段】相変化メモリにデータを書込む際にステップＳ４で一旦データを読出す。続いてステップＳ５に進み読出データが“１”か“０”かが判断される。読出データが“０”であった場合にはステップＳ６に進み、メモリセルに対して“１”を書込むために電流の印加が行なわれる。一方、ステップＳ５において読出データが“１”であると判断された場合には、書込動作は行なわれずステップＳ１０に進む。好ましくは、書込みデータが“０”の場合には、データ読出を行なわずにデータ“０”を書込む。高抵抗状態（“１”を保持している状態）への“１”の再書込を行なわないから、メモリセルの抵抗比が大きくとれるようになり、読出信号が大きくでき、読出アクセスタイムを高速にすることができる。 （もっと読む）

【課題】連続的に送信を行い続けるＵＭＴＳ等においても動的にＤＣオフセットの補正を行える送信器を提供する。
【解決手段】送信器中に直交変調器を２以上配置し、送信スロット毎に直交変調器を切り替えて送信を行う。連続した２以上の送信スロットで特定の直交変調器が用いられることは無いため、特定の直交変調器が送信を担当しない期間中にＤＣオフセットキャリブレーション対象となり、ＤＣオフセット制御回路１２９がＤＣオフセットキャリブレーション対象に対してＤＣオフセットのキャリブレーションを実行する。 （もっと読む）

【課題】デバッグツール２から直接に内蔵フラッシュメモリ５の書き換え制御を行うことができ、デバッグの作業効率を高くすることが可能なマイクロコンピュータを得る。
【解決手段】ＣＰＵ３によって、内蔵フラッシュメモリ５に格納された内蔵フラッシュ情報をＪＴＡＧインタフェース１１を介してデバッグツール２から読み出し可能にし、デバッグツール２からその内蔵フラッシュ情報に基づいた書き換みデータをＪＴＡＧインタフェース１１を介して入力して、さらに、ＣＰＵ３によって、内蔵フラッシュメモリ５に格納された書き換えプログラムに基づいて書き換みデータを内蔵フラッシュメモリ５に書き換える。 （もっと読む）

【課題】ゲート絶縁膜に所望の大きさでバーズビークが形成され、ゲート絶縁膜の電気的特性に優れた半導体装置およびその製造方法、を提供する。
【解決手段】半導体装置の製造方法は、シリコン基板１上にトンネル酸化膜３およびポリシリコン膜４を形成する工程と、ポリシリコン膜４、トンネル酸化膜３およびシリコン基板１をエッチングしてトレンチ２ｍ，２ｎを形成する工程と、サイドウォール４１をトレンチ２ｍ，２ｎの側面に形成する工程と、シリコン基板１をエッチングしてトレンチ４２ｍ，４２ｎを形成する工程と、サイドウォール４１が存在する状態で、トレンチ４２ｍ，４２ｎの内壁、ならびにサイドウォール４１と対向するトンネル酸化膜３の端部に隣接したポリシリコン膜４およびシリコン基板１の部分を酸化し、トンネル酸化膜３の端部にバーズビーク部１１，１２を形成する工程とを備える。 （もっと読む）

【課題】ＰＬＬ回路において、アナログ回路のデジタル化によって生じる量子化雑音を抑制することができる技術を提供する。
【解決手段】基準信号ＲＥＦと分周後の信号ＤＩＶとの位相及び周波数を比較してデジタル値に変換するデジタル位相周波数比較器（ＤＰＦＤ）１０１と、デジタル位相周波数比較器１０１の出力から高周波雑音成分を除去するデジタルループフィルタ（ＤＬＦ）１０２と、デジタルループフィルタ１０２の出力のデジタル値をアナログ値に変換するデジタルアナログ変換器（ＤＡＣ）１０５と、デジタルアナログ変換器１０５の出力から高周波雑音成分を除去するアナログフィルタ（ＡｎＦ）１０６と、アナログフィルタ１０６の出力に基づいて周波数が制御される電圧制御発振器（ＶＣＯ）１０３と、電圧制御発振器１０３の出力を分周し、分周後の信号ＤＩＶを出力する分周器（ＤＩＶ）１０４とを備える。 （もっと読む）

【課題】ＭＲＡＭからの読み出し回数を増やさず、システム全体の電流量を低減することができるＭＲＡＭ制御装置を得ること。
【解決手段】ＭＲＡＭの書込みを制御するＭＲＡＭ制御装置であって、書込み要求に含まれるデータを、書込みアドレスと書込み要求回数を示す頻度情報と対応づけて保持するデータ保持メモリ６１と、保持している書込みアドレスに対して書込みのあった回数を計数して頻度情報としてデータ保持メモリ６１に格納する頻度算出回路６２と、書込み要求に含まれる書込みアドレスと保持している書込みアドレスとを比較し、一致するアドレスがなく、空き領域が無い場合には、頻度情報に基づき頻度の小さいデータを選択し、選択したデータをＭＲＡＭへ書込み、そのデータが格納されていたデータ保持メモリ６１の領域に、書込み要求に含まれるデータを書込む。 （もっと読む）

【課題】電界効果型トランジスタを備えた半導体装置において、チャネル抵抗を低減する。
【解決手段】厚さ方向に沿って互いに反対側に位置する第１主面Ｓ１および第２主面Ｓ２を持つ半導体基板１に、トレンチゲート型の電界効果型トランジスタを有する半導体装置であって、前記トレンチゲート型の電界効果型トランジスタは、前記第１主面Ｓ１側に第１半導体領域２と、前記第２主面Ｓ２側に第２半導体領域５と、その間に半導体ウェル領域３と、第２主面と交差する第１方向Ａに延びるように形成された溝部９と、その内面にゲート絶縁膜６を介して形成されたゲート電極８とを備え、ゲート電極８の底部ＢＧは第１半導体領域２にあり、ウェル底部ＢＷは、ウェル深部ＤＢＷとウェル浅部ＳＢＷとを有し、ウェル深部ＤＢＷは、ゲート絶縁膜６に対して、ウェル浅部ＳＢＷよりも遠い領域にあることを特徴とする。 （もっと読む）