【課題】Ｓｉおよびこれと同族元素であるＧｅ，Ｃなどの組合せを用いて、低消費電力で高速なＭＯＳＦＥＴを有する半導体装置の製造方法を提供する。
【解決手段】Ｓｉ層１と、その上に形成されたＭＯＳＦＥＴのゲート電極１６と、Ｓｉ層１に形成されたソース領域１４及びドレイン領域１５と、それらの間の領域に形成されるチャネル領域とを有する半導体装置の製造方法において、ソース領域１４またはドレイン領域１５が形成される領域のＳｉ層１を選択的にエッチングし、形成された溝内にＳｉＧｅを選択成長させる。 （もっと読む）

【課題】半導体チップのバンプ電極と、配線基板のボンディングリードとの接合部における破断を抑制する。
【解決手段】マトリクス基板（配線基板）１１をピックアップして保持する基板保持部ＴＲａ、基板保持部ＴＲａを支持する支持部ＴＲｂ、支持部ＴＲｂとともにマトリクス基板１１を搬送する搬送部ＴＲｃ、およびマトリクス基板１１を加熱するヒータ（基板加熱部）ＴＲｄを有する搬送装置ＴＲを用いて、半導体チップ１の複数の突起電極とボンディングリードとが電気的に接続されたマトリクス基板１１を、加熱されたアンダフィル樹脂充填ステージ（第２ステージ）に搬送する。 （もっと読む）

【課題】書き込み特性の安定した磁気記憶装置を提供する。
【解決手段】第１非磁性膜２は記録層３上に設けられている。第１強磁性膜１ｄは、第１非磁性膜２上に設けられ、かつ第１の磁化Ｍ１ｄおよび第１の膜厚ｔ１ｄを有する。第２非磁性膜１ｃは第１強磁性膜１ｄ上に設けられている。第２強磁性膜１ｂは、第２非磁性膜１ｃ上に設けられ、かつ第１強磁性膜１ｄと反平行結合し、かつ第２の磁化Ｍ１ｂおよび第２の膜厚ｔ１ｂを有する。反強磁性膜１ａは第２強磁性膜１ｂ上に設けられている。第１の磁化Ｍ１ｄおよび第１の膜厚ｔ１ｄの積と第２の磁化Ｍ１ｂおよび第２の膜厚ｔ１ｂの積との和は、記録層の磁化Ｍ３ａと記録層の膜厚ｔ３ａとの積よりも小さい。 （もっと読む）

【課題】圧縮率を大きくしても画質劣化が大きくない表示画像の場合は、圧縮率を高くして消費電力を削減でき、また圧縮率を大きくすると画質劣化が大きい表示画像の場合は圧縮率を低くし、データ伸張後の十分な画質を確保する。
【解決手段】表示装置駆動回路（１０１）は、表示データ圧縮回路（１０９）、記録回路（１１０）、表示データ伸張回路（１１１）、出力回路（１１２，１１３）を備える。上記表示装置駆動回路には、圧縮率設定回路（１０７）を設け、上記表示データ圧縮回路には、上記圧縮率設定回路に設定された圧縮率に従って上記表示データを圧縮する機能を含める。これにより、圧縮率を大きくしても画質劣化が大きくない表示画像の場合は、圧縮率を高くして消費電力を削減できる。また圧縮率を大きくすると画質劣化が大きい表示画像の場合は圧縮率を低くし、データ伸張後の十分な画質を確保することができる。 （もっと読む）

【課題】排他処理に伴って抑止されるべきアクセス要求を調停前に排除することができ、調停によって受理されるべきアクセス要求を早く確定することができる半導体装置を提供する。
【解決手段】排他的アクセスの対象となるアドレス情報などを排他情報バッファ（８１）に保持し、イニシエータ（６０，６１，６２）が出力するアドレス情報と前記保持されたアドレス情報を比較する。これにより、排他的アクセスの対象であるアドレスを対象とするピンポイントの排他処理を実現する。調停処理に先立って排他処理に伴うアクセス要求の排除を行う。このため、排他処理に伴って抑止されるべきアクセス要求が調停処理されることを防止し、イニシエータがアクセス要求を行ってからアクセス要求が受理されるまでの時間を短くすることが出来る。 （もっと読む）

【課題】スタンダードセルを小型化することのできる技術を提供する。
【解決手段】電源電位Ｖｄｄを供給し、第１方向に沿って形成された第１タップと、電源電位Ｖｓｓを供給し、第１方向と交差する第２方向に第１タップと対向して配置され、第１方向に沿って形成された第２タップと、第１タップと第２タップとの間に形成されたスタンダードセル３において、第２方向における第１タップの中心と第２方向における第２タップの中心との間のセルの高さ（距離Ｌ）を［（整数＋０．５）×第２層目の配線の配線ピッチ］または［（整数＋０．２５）×第２層目の配線の配線ピッチ］とする。 （もっと読む）

【課題】電源電圧の変化に依存する内蔵フィルタの周波数特性の不所望な変化を軽減すること。
【解決手段】半導体集積回路は校正回路２００を具備し、内蔵容量７０：１５１は容量とスイッチを有する。Ｖ・Ｉ変換器３０、２０は基準電圧を電流に変換して、電流に応答する時間積分器４０、５０は容量７０の時間積分を実行して、電圧比較器８０は基準電圧と内蔵容量７０の端子電圧を比較する。校正動作の間に時間積分と電圧比較が実行され、その結果はラッチ９０に格納される。校正動作の完了時のラッチ９０の格納結果に従って、内蔵フィルタ１５０の周波数特性が決定される。Ｖ・Ｉ変換器３０、２０のスイッチ素子ＳＷ0のＮチャンネルＭＯＳトランジスタのゲートに、校正動作の間に安定化電圧Ｖ_REFが供給される。 （もっと読む）

【課題】接触型動作モードと非接触型動作モードを有して、安定した電源電圧を内部回路に供給すること。
【解決手段】半導体集積回路装置Ｕ２は、アンテナ端子ＬＡ、ＬＢ、整流回路Ｂ１、電源電圧端子Ｖ_DD、シャントレギュレータ回路Ｂ２、シリーズレギュレータ回路Ｂ３を具備する。内部電源ラインＶ_DDAの電圧が第１設定電圧Ｖ１以上に上昇した際には、シャントレギュレータ回路Ｂ２はプルダウントランジスタＭ１にプルダウン電流Ｉ１を流す。内部電源ラインＶ_DDAの電圧が第２設定電圧Ｖ２以下に低下した際には、シリーズレギュレータ回路Ｂ３はプルアップトランジスタＭ２にプルアップ電流Ｉ２を流す。第１設定電圧Ｖ１のレベルは、第２設定電圧Ｖ２のレベルよりも高いレベルに設定される。２つのレギュレータ回路Ｂ２、Ｂ３の動作の競合が、防止される。 （もっと読む）

【課題】半導体集積回路装置の集積度の向上を図ることのできる技術を提供する。
【解決手段】セルの高さ方向に隣接して配置されるセルｒｏｗ上段の２入力ＮＡＮＤ回路６とセルｒｏｗ下段のインバータ回路１との間の結線に、２層目以上の配線を用いずに、１層目の配線Ｍ１よりも下層に位置し、２入力ＮＡＮＤ回路６またはインバータ回路１を構成するＭＩＳＦＥＴのゲート電極７Ｎ２，７Ｐ２と一体化した導電体膜からなる配線８を用いる。 （もっと読む）

【課題】ボラジン系化合物の絶縁膜を用いて、絶縁材料と配線材料との間の密着性や、機械強度等の特性が向上された半導体装置およびその製造方法を提供する。
【解決手段】凹部に第１の導体層が埋め込まれた第１の絶縁層と、第１の絶縁層上に形成されたエッチングストッパー層と、エッチングストッパー層上に形成された第２の絶縁層と、第２の絶縁層上に形成された第３の絶縁層と、第２の絶縁層と第３の絶縁層との凹部に埋め込まれた第２の導体層と、を含む半導体装置であって、第２の絶縁層および第３の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第３の絶縁層の炭素含有率が、第２の絶縁層の炭素含有率よりも小さく、第２の導体層の外周に、金属材料で構成された導体拡散防止層が形成されている半導体装置である。 （もっと読む）