【課題】動作速度が速く、かつ書き換え可能な回数が多くい不揮発性メモリセルと、高い信頼性を有する不揮発性メモリセルとを有する半導体装置を提供する。
【解決手段】メモリゲート電極１１ａ、１１ｂがコントロールゲート電極５ａ、５ｂのサイドウォール形状に形成されたスプリットゲート型の不揮発性メモリにおいて、メモリゲート長Ｌａ、Ｌｂの異なるメモリセルを同一チップ内に混載することにより、動作速度が速く書き換え可能回数の多いメモリと信頼性のあるメモリとを有するメモリチップを安価に製造することができる。 （もっと読む）

【課題】いわゆる基板品では、多層有機配線基板のデバイス搭載面上にマトリクス状にデバイス領域に半導体チップを、たとえば階段状に積層してダイ・ボンディングする。このため、ダイ・ボンダには、高精度の位置認識・位置決め機能が要求される。一方、このようなプロセスをスムースに進めるため、ダイ・ボンディング前の半導体チップの裏面には、接着剤層が設けられており、たとえば、摂氏１５０度前後の加熱下でダイ・ボンディングが実行されるが、基板の熱膨張による変位が、主要な位置ずれの原因となる可能性がある。
【解決手段】本願の一つの発明は、基板品のダイ・ボンディング工程において、回路基板上の2点の位置をモニタしながら、当該回路基板の半導体チップを取り付けるべき部分を加熱しながら、所定の安定した温度領域に到達したことを確認した後、半導体チップをダイ・ボンディングする半導体集積回路装置の製造方法である。 （もっと読む）

【課題】異なる系統の電力増幅回路を含む半導体装置を小型にする。
【解決手段】２つの周波数帯の高周波信号を取り扱うことが可能なデュアル方式のデジタル携帯電話機のＲＦパワーモジュールを構成する系統の異なる電力増幅回路２Ａ，２Ｂを同一のＩＣチップ１Ｃ内に配置した。この場合、電力増幅回路２Ａ，２ＢをＩＣチップ１Ｃの周辺に配置し、周辺回路３を電力増幅回路２Ａ，２Ｂの間に配置させた。これにより、異なる系統の電力増幅回路２Ａ，２Ｂを同一のＩＣチップ１Ｃ内に設けて小型化が図れる上、異なる系統の電力増幅回路２Ａ，２Ｂを同一のＩＣチップ１Ｃに設けても電力増幅回路２Ａ，２Ｂ間の距離が確保されるので電力増幅回路２Ａ，２Ｂ間の結合を抑制させることができ、電力増幅回路２Ａ，２Ｂ間でのクロストークを抑制できる。 （もっと読む）

【課題】ＱＤＤを模擬する演算を実行することが可能なブランチング・プログラム・マシンを提供する。
【解決手段】命令メモリ７には、２アドレス２分岐命令、３アドレス４分岐命令、出力命令の３種の命令を少なくとも含む命令系列が記憶され、命令メモリ７はプログラムカウンタ１０に設定されたアドレス情報に従って該アドレス情報で指令されるアドレスに格納された命令を命令レジスタ８に出力する。命令デコーダ９は、２アドレス２分岐命令又は３アドレス４分岐命令の場合、入力セレクタ３で入力変数を入力レジスタ４に設定し、この値に基づきジャンプ先の命令メモリ７のアドレス情報を選択しプログラムカウンタ１０に設定する。また、出力命令の場合、指定される出力レジスタ５のアドレスに、指定される出力データを設定する。 （もっと読む）

【課題】スプリットゲート型メモリセル構造を採用し、電荷蓄積層として窒化膜を用いる不揮発性メモリを有する半導体装置において電気的特性を向上させる。
【解決手段】半導体基板1Subの主面にｎ型の半導体領域６を形成した後、その上にスプリットゲート型のメモリセルのメモリゲート電極ＭＧおよび電荷蓄積層ＣＳＬを形成する。続いて、そのメモリゲート電極ＭＧの側面にサイドウォール８を形成した後、半導体基板１Subの主面上にフォトレジストパターンＰＲ２を形成する。その後、フォトレジストパターンＰＲ２をエッチングマスクとして、半導体基板１Subの主面の一部をエッチングにより除去して窪み１３を形成する。この窪み１３の形成領域では上記ｎ型の半導体領域６が除去される。その後、その窪み１３の形成領域にメモリセル選択用のｎＭＩＳのチャネル形成用のｐ型の半導体領域を形成する。 （もっと読む）

【課題】王水等の薬液によるシリサイド膜表面における腐食発生を抑制し、良好なＰｔ含有シリサイド膜を形成する半導体装置の製造方法を提供する。
【解決手段】シリコンを含む半導体層を有する基板上または基板上に形成されたシリコンを含む導電膜上に、貴金属を含む金属膜を形成する工程（ａ）と、工程（ａ）の後、基板に対して熱処理を行って前記貴金属とシリコンとを反応させ、基板上または導電膜上に前記貴金属を含むシリサイド膜を形成する工程（ｂ）と、工程（ｂ）の後、第１の薬液を用いて、シリサイド膜のうち未反応の貴金属１１の下に位置する部分上に酸化膜１２を形成する工程（ｃ）と、第２の薬液を用いて未反応の貴金属を溶解する工程（ｄ）とを備える。 （もっと読む）

【課題】不純物層が浅く形成された場合にも接合リーク電流の増大を抑制できるようにすると共に、コンタクトホール形成時に位置合わせずれが生じた場合にもコンタクト抵抗の上昇を抑制できるようにする。
【解決手段】基板１００上に素子分離領域１０２及び不純物層１０３が互いに隣接するように形成されている。不純物層１０３上にシリサイド層１０６Ｂが形成されており、シリサイド層１０６Ｂ上に形成されたコンタクト１０９が形成されている。不純物層１０３とシリサイド層１０６Ｂとの界面は、素子分離領域１０２の上面よりも低く、シリサイド層１０６Ｂは素子分離領域１０２の上部コーナーを覆っている。 （もっと読む）

【課題】半導体装置の実装性の向上を図る。
【解決手段】封止部３と、半導体チップ２を支持するタブ１ｂと、タブ１ｂを支持するタブ吊りリードと、タブ１ｂの周囲に配置された複数のリード１ａと、リードフレーム１の切断時にリード１ａや前記タブ吊りリードの切断端部に形成され、かつリード１ａや前記タブ吊りリードの被接続面１ｄから突出せずに引っ込んだ切断バリ１ｉと、半導体チップ２のパッドとリード１ａとを接続するワイヤとからなり、リードフレーム１の切断部１ｋに薄肉部である凹部１ｊが形成されたことにより、ブレード６を用いたリード切断によって形成された切断バリ１ｉの先端が、リード１ａや前記タブ吊りリードの被接続面１ｄから突出せずに引っ込んだ状態となり、これによって、リード１ａや前記タブ吊りリードの被接続面１ｄの平坦度を向上させ、ＱＦＮの実装性の向上を図る。 （もっと読む）

【課題】マルチビットデルタシグマ変調器において、信号伝達関数特性が周波数依存性を持たず、量子化器入力の加算器を不要とする。
【解決手段】デルタシグマ型Ａ／Ｄ変換器１は、入力信号Ｘのフィードフォワードパスとして、フィードフォワード係数ｋのゲインを乗じた信号とクロック信号の１周期遅延（Ｚ^-1）した入力信号に、ゲイン係数ｃ−ｋを乗じた信号を加算し、積分器８の入力として加算している。この入力信号Ｘのフィードフォワードパスにより、積分器８は、図２に示したように、本来の積分機能と、加算器、ならびに入力信号のバッファ機能を併せ持つことができ、直接、量子化器入力に入力信号Ｘを加算したのと同じ効果を得ることができる。 （もっと読む）

【課題】樹脂６とリードフレームの界面はく離に起因したボンディングワイヤ４の断線防止と接続強度の向上を、簡単な加工で安価に製造できる装置で実現する。
【解決手段】ソースリード１４上にダボ加工により突起７を設け、突起７上にボンディングワイヤ４を接続する際に超音波の減衰を防止する目的で、ソースリード１４の裏側の凹部２０に支柱１６を設けることで、ボンディングワイヤ４とソースリード１４の接続強度不足を防ぐ。また、ソースリード１４とボンディングワイヤ４との接続部を取り囲むように、突起７上に連続的な段差１７を設け、樹脂６とソースリード１４のはく離に起因したボンディングワイヤ４の断線を防止する。 （もっと読む）