説明

エポック・マイクロエレクトロニクス・インコーポレーテッドにより出願された特許

1 - 5 / 5


【課題】ディジタル回路で構成されるADPLLにおいて、位相差0近傍における位相差
検出を改善することができる技術を提供する。
【解決手段】基準信号VREFフィードバック信号VDIVとの位相及び周波数を比較するPFDと、PFDの出力をディジタル値に変換するTDCと、TDCの出力から高周波雑音成分を除去するDLFと、DLFの出力に基づいて制御されるDCOと、DCOの出力を分周しフィードバック信号VDIVを出力するDIVによりフィードバックループが構成される。フィードバックループのいずれかの箇所にオフセット値が加算され、フィードバック信号VDIVの位相が制御され、ロック時にもTDCに0ではない値が入力される。 (もっと読む)


【課題】CR積で変化する回路ブロック(例えば、IFローパスフィルタ)の特性を調整する工程を製品検査から削減できる、半導体集積回路、受信モジュール及び受信装置、並びに半導体集積回路の調整方法の提供。
【解決手段】可変抵抗33と、スイッチトキャパシタ32と、可変抵抗33とスイッチトキャパシタ32とのCR積の偏差を検出するRCキャリブレーション回路22と、可変抵抗33及びスイッチトキャパシタ32と同一チップに設けられた可変抵抗33と同じ構成の可変抵抗を持つIFローパスフィルタ18とを備える、半導体集積回路。 (もっと読む)


【課題】PLL回路において、アナログ回路のデジタル化によって生じる量子化雑音を抑制することができる技術を提供する。
【解決手段】基準信号REFと分周後の信号DIVとの位相及び周波数を比較してデジタル値に変換するデジタル位相周波数比較器(DPFD)101と、デジタル位相周波数比較器101の出力から高周波雑音成分を除去するデジタルループフィルタ(DLF)102と、デジタルループフィルタ102の出力のデジタル値をアナログ値に変換するデジタルアナログ変換器(DAC)105と、デジタルアナログ変換器105の出力から高周波雑音成分を除去するアナログフィルタ(AnF)106と、アナログフィルタ106の出力に基づいて周波数が制御される電圧制御発振器(VCO)103と、電圧制御発振器103の出力を分周し、分周後の信号DIVを出力する分周器(DIV)104とを備える。 (もっと読む)


【課題】ディジタル回路で構成されるADPLLにおいて、位相差0近傍における位相差検出を改善することができる技術を提供する。
【解決手段】基準信号VREFフィードバック信号VDIVとの位相及び周波数を比較するPFDと、PFDの出力をディジタル値に変換するTDCと、TDCの出力から高周波雑音成分を除去するDLFと、DLFの出力に基づいて制御されるDCOと、DCOの出力を分周しフィードバック信号VDIVを出力するDIVによりフィードバックループが構成される。フィードバックループのいずれかの箇所にオフセット値が加算され、フィードバック信号VDIVの位相が制御され、ロック時にもTDCに0ではない値が入力される。 (もっと読む)


【課題】発生するノイズが少なくかつ低消費電流であるとともにチップサイズを低減可能な発振回路を提供する。
【解決手段】電圧レギュレータ(電源制御用のトランジスタM0)と、VCO(電圧制御発振回路20)と、電流源回路(バンドギャップ回路11)とを電源電圧端子と接地点との間に縦積みした電源一体型の発振回路として構成した。 (もっと読む)


1 - 5 / 5