【課題】周辺装置等を相互接続するために、複数の独立アレイの隣接する列と列の間を通る伝導体層を備える。
【解決手段】本発明のダイナミックランダムアクセスメモリは、メモリセルのアレイと、メモリセルのアレイにデータを書き込み、メモリセルのアレイからデータを読み出すための複数の周辺装置であって、プログラム可能な複数のマルチプレクサセルを含む複数の周辺装置と、電源と、複数のパッドと、複数のメモリセル、複数の周辺装置、電源及び複数のパッドの間を相互接続する伝導体層と、を具えている。メモリセルのアレイは、行と列に配置されて、複数の独立アレイを形成しており、複数の独立アレイは、複数のアレイブロックに構成され、複数の周辺装置は、独立アレイの隣接する行と行の間に配置された複数のセンス増幅器と、独立アレイの隣接する列と列の間に配置された複数の行デコーダとを有している。 （もっと読む）

【課題】ピンの配置に制約が有る中でのチップの最適レイアウトの実現と、最短の時間でデバイスが適切な動作を行える電源アーキテクチャの提供。
【解決手段】本発明は、複数のアレイブロックと、複数のアレイブロックの中央に配置された複数のパッドとを具えるダイナミックランダムアクセスメモリ用の電源であって、複数のパッドの近傍に配置され、複数のアレイブロックへの供給電圧を生成するための複数の電圧源を具えている。複数の電圧源は、複数の電力増幅器を有する電圧レギュレータを具えており、少なくとも１つの電力増幅器は、複数のアレイブロックの各々と関連付けられている。複数の電圧源は、設定された出力電力レベルを達成するために、別個の又は同時の何れかの動作を行なうために複数のグループに分割された複数の電圧ポンプ回路を有する電圧ポンプを含んでいる。 （もっと読む）

【課題】半導体メモリチップにおける行と列の短絡による待機時の漏れ電流を減少させる。
【解決手段】負のワード線電圧(ＶＮＷＬ)にプリチャージされたメモリの行、即ちワード線の場合、短絡したワード線及びデジット線に繋がった絶縁(ＩＳＯ)トランジスタのゲートが、メモリの行の待機状態中はＶＮＷＬレベルに駆動される絶縁信号によってＶＮＷＬレベルに保持されるときは、メモリ内のＰ感知アンプを通る待機時の漏れ電流は、大体無くなる。待機時の漏れ電流が減少することにより、メモリ回路の供給電圧又は作動電圧から全体の電流Ｉｃｃ消費を減らし、それによって回路の待機時の電力消費が減る。 （もっと読む）

【課題】大型メモリチップに対して、動作に応じて最適な内部電圧を供給する。
【解決手段】本発明のダイナミックランダムアクセスメモリは、メモリセルからなる複数の独立アレイを有し、独立アレイはアレイを通って延びるディジット線を有しており、独立アレイは、行と列に配置されて複数のアレイブロックを形成しており、ディジット線を用いて、メモリセルについてデータの書込みとデータの読出しを行なう複数の周辺装置を有しており、複数の供給電圧を生成する電源を有し、該電源は、ディジット線をバイアスするバイアス電圧を生成する複数の発生器を有しており、該発生器の数はアレイブロックの数と同じであり、複数の供給電圧を、複数のアレイブロック及び周辺装置に送給する電力分配バスを有している。 （もっと読む）

【課題】大規模半導体メモリデバイスに適切に電力を供給する手段を提供する。
【解決手段】本発明のダイナミックランダムアクセスメモリ用の電圧レギュレータは、基準電圧を生成する電圧基準回路と、ダイナミックランダムアクセスメモリに電力を供給するために、供給電圧を増幅する複数の電力増幅器であって、基準電圧に応答し、１よりも大きなゲインを有する複数の電力増幅器と、複数の電力増幅器を制御する制御信号を生成する制御回路と、を有している。また、本発明のダイナミックランダムアクセスメモリ用の電圧レギュレータは、外部から供給された電圧から基準電圧を生成する回路と、第１バス及び第２バスで利用可能な内部供給電圧を生成するために、１単位よりも大きなゲインで基準電圧を増幅するための増幅器と、 増幅器を制御するための制御信号を生成する制御ロジックと、を有している。 （もっと読む）

【課題】動作モードや電源投入時に対応し、必要な電源供給を効率よく且つ適切に行う。
【解決手段】本発明のダイナミックランダムアクセスメモリは、メモリセルからなるアレイと、メモリセルにデータを書き込み、これらメモリセルからデータを読み出すための複数の周辺装置と、 複数の供給電圧を生成する複数の電圧源であって、これら電圧源の少なくとも１つが、複数の電力増幅器を有する電圧レギュレータであり、これら電力増幅器は、設定された出力電力レベルを達成するために、別個の又は同時の操作モードで動作可能な複数のグループに分けられた複数の電圧源と、アレイと複数の周辺装置に、複数の供給電圧を伝送する電力分配バスと、を具えている。 （もっと読む）

【課題】大規模半導体メモリデバイスに適切な動作電圧を供給する手段を提供する。
【解決手段】本発明は、外部電圧に応答して出力電圧を供給するためのダイナミックランダムアクセスメモリ用電圧レギュレータであって、外部電圧がパワーアップ範囲を規定する第１設定値以下であるとき、外部電圧を出力電圧として供給する外部電圧供給回路と、外部電圧を受けると共に、外部電圧と所望の関係を有する基準信号を生成する能動基準回路と、基準信号に応答し、外部電圧が第１設定値以上のとき、基準電圧を生成する１単位ゲイン増幅器と、外部電圧供給回路が外部電圧を出力電圧として供給しないとき、出力電圧を提供するために、１単位より大きなファクターによって基準電圧を増幅する電力増幅器ステージと、外部電圧がバーンイン範囲を規定する第２設定値を超えるとき、外部電圧を追従するように基準電圧をプルアップするプルアップステージとを具えている。 （もっと読む）

【課題】経済的な方法でより高密度なメモリを実現する。
【解決手段】本発明のメモリは、複数のメモリセルと、複数のパッドと、複数のメモリセルと複数のパッドとの間でデータを送信するための複数の周辺装置と、複数の供給電圧を生成する複数の電圧源と、複数の供給電圧を送給する電力分配バスと、電力分配バスの一部を形成するリードフレームを有し、メモリを密閉するパッケージと、を具えている。また、電力分配バスの一部を形成するリードフレームは、接地用バスを形成する。 （もっと読む）

【課題】出力バッファの昇圧電源に対する負荷を低減する。
【解決手段】本発明は、メモリデバイスの出力バッファ内のブートキャパシタの荷電を制御する方法であって、ブートキャパシタを、電圧源から所定の電圧に荷電するステップと、ブートキャパシタを所定の電圧に保持するステップと、プルアップトランジスタが伝導性のとき、ブートキャパシタの電荷をプルアップトランジスタへ供給するステップと、プルアップトランジスタが伝導性のとき、ブートキャパシタと電圧源の接続を解除するステップと、接続解除ステップを監視するステップと、ブートキャパシタが電圧源から接続解除された後、ブートキャパシタをアンブートするステップとを有している。また、監視するステップは、ブートキャパシタを所定の電圧に接続するために用いられる保持トランジスタの状態を感知するステップを含んでいる。 （もっと読む）

【課題】テストモードが成功か、失敗かを認証するための解決手段の提供。
【解決手段】本発明のダイナミックランダムアクセスメモリは、各々が２つの格納要素を具えているメモリセルのアレイと、メモリセルへのデータの書込みと、メモリセルからのデータの読出しとを行なうための複数の周辺装置と、外部電圧に応答し、アレイと複数の周辺装置が使用するための複数の供給電圧を生成する複数の電圧源と、メモリがテストモードにあるかどうかを判断するテストモードロジックと、を具えており、複数の周辺装置は、メモリがテストモードにあるとき、第１の外部信号に応答して、メモリ要素の第１のグループに格納されたデータをラッチするためのラッチ回路と、メモリがテストモードにあるとき、第２の外部信号に応答して、ラッチされたデータがメモリ要素の第２のグループに書き込まれるようにするための書込み許可回路とを含んでいる。 （もっと読む）