説明

ヨジテック・ソシエタ・ペル・アチオニにより出願された特許

1 - 2 / 2


【課題】コンピュータ資源及び回路サイズを最適化し、完全な信頼性を実現する。
【解決手段】中央演算処理装置(50、51)と該中央演算処理装置(50、51)の動作のバリデーションの実行に適した欠陥処理装置(11)を含む信頼性のあるマイクロコントローラであって、欠陥処理装置(11)は、中央演算処理装置(51)に関して異なり、外部にあり、さらに、欠陥処理装置(11)は、少なくとも中央演算処理装置の動作のバリデーションを実行するモジュール、及び、マイクロコントローラ(10)の他の機能部分の動作のバリデーションを実行するように構成された1つ以上のモジュールを含んでいる。 (もっと読む)


【課題】集積回路の故障モード・影響解析を実行する為の方法およびそのためのプログラムを提供する。
【解決手段】設計中の集積回路のFMEAデータベースを準備するステップ225と、FMEAデータベースからFMEA結果を計算するステップ247とを含む。さらに、集積回路の記述205から情報を自動的に抽出するステップ210を含んでおり、該情報抽出210が、集積回路の情報を読み出すこと、該回路を不変かつ基本的なセンシティブゾーンSZに区分けすること、前記FMEAデータベースの準備のステップ225において前記情報を使用すること、を含んでいる。更に、この方法は、随意によるFMEA検証段階250を含み、FMEA計算結果247がFMEA測定結果260と比較されるステップ280を含み、FMEA検証済み結果290が得られる。 (もっと読む)


1 - 2 / 2