【課題】本発明は、別途のマスクや工程を追加しなくても上部コーナを丸めることができるトレンチ形成方法を提供する。
【解決手段】隔離領域と活性領域を有する基板上に、第１絶縁膜と第２絶縁膜を順に積層形成し、前記第２絶縁膜上にフォトレジストパターンを形成し、前記フォトレジストパターンをマスクとして、前記基板の隔離領域の部分が露出するように、第２、第１絶縁膜を順にパターニングし、前記第１、第２絶縁膜をマスクとして、前記基板をエッチングすることにより、上部幅が下部幅より大きくなるようにトレンチを形成することを特徴とするトレンチ形成方法。 （もっと読む）

【課題】狭チャネル効果の問題点を解決し、かつ、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの性能、特に、駆動電流性能を改善した半導体トランジスタを提供する。
【解決手段】ＭＯＳトランジスタは、幅がＷ０であり、長さがＬ０であるチャネルと、そのチャネルの両側に形成されたソース領域とドレイン領域を含む活性領域と、チャネルの上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されて活性領域と交差するゲート導体と、ソース領域に付加される活性領域であって、その幅がチャネル幅Ｗ０より大きい第１付加活性領域と、ドレイン領域に付加される活性領域であって、その幅が前記チャネル幅Ｗ０より大きい第２付加活性領域とを含む。付加活性領域を有するトランジスタ構造をＮＭＯＳトランジスタに適用した時には駆動電流は１０７．２７％、ＰＭＯＳトランジスタに適用した時には駆動電流が１０３．３１％となり、駆動電流がＮＭＯＳとＰＭＯＳ全てに対して改善される。 （もっと読む）

【課題】素子の集積度の向上を容易にするために垂直のトレンチゲート構造を有する半導体素子及びその製造方法を提供する。
【解決手段】本発明の半導体素子は、アクティブ領域と隔離領域が区画された第１導電型基板に形成された第２導電型のエピ層と、前記隔離領域に形成されたトレンチと、前記トレンチの両側の前記エピ層の内部に形成された第１導電型の第１領域と、前記トレンチ内の一定の深さに形成された隔離膜と、前記トレンチの上部の両側面に沿って形成されたゲート絶縁膜と、前記トレンチの上部内に形成されたゲート電極と、前記アクティブ領域内に形成されたボディー領域と、前記ボディー領域上に形成されたソース電極と、前記ゲート電極の両側の前記ボディー領域の上部に形成されたソース領域と、前記基板の背面に形成されたドレイン電極とを含む。 （もっと読む）

【課題】低照度特性を向上させることのできるＣＭＯＳイメージセンサの製造方法を提供する。
【解決手段】フォトダイオード領域とトランジスタ領域を有する半導体基板を準備し、半導体基板の全面にゲート絶縁膜用絶縁膜とゲート電極用導電層を順次積層し、導電層の上部にゲート電極用感光膜パターンを形成した後、感光膜パターンをマスクとして導電層の一部の厚さだけエッチングし、エッチングされた導電層上にイオン注入工程を施し、一部の厚さだけ除去された導電層をドーピングし、ドーピングされた導電層を形成し、ドーピングされた導電層を含む結果物上に酸化工程を施し、ドーピングされた導電層を酸化膜に形成し、酸化膜と酸化膜の下部に形成された絶縁膜を除去し、トランジスタ領域にゲート電極とゲート絶縁膜を形成する。 （もっと読む）

【課題】本発明は、駆動能力がより向上したＳＲＡＭ構造を提供する。
【解決手段】本発明のＳＲＡＭ素子は、ＭＯＳトランジスタから構成された第１及び第２のアクセストランジスタと、ＭＯＳトランジスタから構成された第１及び第２のドライブトランジスタと、フルアップ素子として使われる第１及び第２のＰチャンネル薄膜トランジスタとを含むＳＲＡＭ素子であって、第１及び第２のドライブトランジスタの共通ソースとしてされ、半導体基板内にドーパントが注入されて形成された基底電位層と、第１及び第２のＰチャンネル薄膜トランジスタ各々のソースが接続される電源電位層と、基板の上に形成され、かつ、基底電位層及び電源電位層の間に配置された絶縁膜とを含むすることを特徴とする。 （もっと読む）

【課題】マイクロレンズとフォトダイオードとの間の距離を減らし、工程を簡単にすることができるＣＭＯＳイメージセンサの製造方法を提供する。
【解決手段】センシング部と周辺駆動部に分けられた半導体基板上に多数のフォトダイオードとトランジスタを形成し、該半導体基板上に金属配線を含む複数層の層間絶縁膜を形成し、該層間絶縁膜上の全面に、さらに、金属配線を含む層間絶縁膜を形成し、該層間絶縁膜のパッド部と共に、該層間絶縁膜のセンシング部上を選択的に除去し、該エッチングされたセンシング部上の層間絶縁膜にカラーフィルタ層及びマイクロレンズを形成する。 （もっと読む）

【課題】３源色の波長差によるシリコン格子構造の浸透深さを考慮してフォトダイオードを形成して、イメージセンサの特性を向上させたＣＭＯＳイメージセンサ及びその製造方法を提供する。
【解決手段】本発明のＣＭＯＳイメージセンサは、第１、第２フォトダイオード領域及びトランジスタ領域に区画される半導体基板と、第１フォトダイオード領域に所定の深さに形成される青色フォトダイオード領域と、青色フォトダイオード領域と一定のギャップを有し、第１フォトダイオード領域に青色フォトダイオード領域より深く形成される赤色フォトダイオード領域と、第２フォトダイオード領域に青色フォトダイオード領域と赤色フォトダイオード領域との間の深さに形成される緑色フォトダイオード領域と、半導体基板の全面に形成される平坦化層と、平坦化層上に第１、第２フォトダイオード領域と対応するように形成されるマイクロレンズとを含む。 （もっと読む）

【課題】本発明は、均一な特性を有するＣＭＯＳイメージセンサ及びその製造方法を提供する。
【解決手段】本発明に係るＣＭＯＳイメージセンサは、アクティブ領域と素子分離領域が区画された半導体基板と、アクティブ領域に形成されたフォトダイオード領域とトランジスタ領域と、トランジスタ領域に形成された第１の高さと第２の高さを有するゲート電極と、フォトダイオード領域とトランジスタ領域に不純物イオンが注入されて形成された拡散領域と、を含むことを特徴とする。 （もっと読む）

【課題】受光部のマイクロレンズまでの垂直高さを大幅に減少させてイメージセンサの感度を向上させ、光クロストークを減少させようとするＣＭＯＳイメージセンサの製造方法を提供する。
【解決手段】本発明に係るＣＭＯＳイメージセンサは、ピクセルアレイ部とロジック回路部に区分される半導体基板を用意し、半導体基板に下部配線を形成し、下部配線を含んだ全面に層間絶縁膜を形成し、ロジック回路部の層間絶縁膜を選択的に除去して第１ビアホールを形成し、第１ビアホールの内部に金属を埋め込んで、表面を平坦化して上部配線を形成し、上部配線を含んだ全面に保護膜を形成し、上部配線上の保護膜を選択的に除去して第２ビアホールを形成する。 （もっと読む）

【課題】本発明は、ＣＭＯＳイメージセンサ及びその製造方法に関する。
【解決手段】ＣＭＯＳイメージセンサには、フォトダイオード領域とトランジスタ領域が区画して設けられる半導体基板と、半導体基板のフォトダイオード領域に、一定の間隔を有し、ゲート絶縁膜を介在して形成される第１、第２ゲート電極と、第１、第２ゲート電極の両側のフォトダイオード領域に形成される第１導電型拡散領域と、第１、第２ゲート電極の両側面に形成される絶縁膜側壁と、トランジスタ領域に形成されるフローティング拡散領域と、を含む。 （もっと読む）