【課題】より高い圧縮比を提供し得る圧縮スキームを提供する。
【解決手段】いわゆる「Ｘプレス」テスト応答コンパクタ１１０、１５２は、オーバードライブ・セクションとスキャンチェーン選択ロジックとを含む。実施形態は約１０００倍の圧縮比を提供する。例示的な実施形態は、従来のスキャンベースのテストシナリオとほぼ同じカバレッジおよびほぼ同じ診断分解能を維持できる。スキャンチェーン選択スキームのいくつかの実施形態は、テスト応答で発生してコンパクタに入る未知状態を有意に減らすことができ、または完全に排除できる。また、オンチップ・コンパクタ回路の実施形態および選択回路をマスクする制御回路網を生成する方法も開示する。 （もっと読む）

【課題】製造容易性を改善するために、既存の超小型装置設計を変更する技術を提供する。
【解決手段】これらの技術により、設計者は、設計に於けるデータに関連した製造基準を受領する。次に、関連した設計データが識別されて、超小型装置設計者へ供給され、該設計者は、製造基準に基づいて設計変更を選択することが出来る。このようにして、設計者は、超小型装置の元の設計に於いて、半導体ファンドリからの製造基準を直接的に包含させることが出来る。 （もっと読む）

【課題】放射ビーム描画ツールによる基板上への分割レイアウト設計等のパターンの描画に必要なショット数を低減する。
【解決手段】放射ビーム描画ツールは、１または複数の絞りを用いることにより、Ｌ字形状の画像、Ｔ字形状の画像、またはそれらの組み合わせを用いて基板上に所望のパターンを描画する。たとえば、本発明の一部の実施態様においては、パターン中の極小形状を解析して、Ｌ字形状またはＴ字形状に組み合わせ可能な隣接する矩形の極小形状を識別するようにしてもよい。その後、放射ビーム描画ツールは、Ｌ字形状またはＴ字形状に対応する画像を基板上に形成することによって、単一のショットで基板上にこれら極小形状を描画することができる。 （もっと読む）

【課題】メモリ・ビルトイン・セルフテスト環境において不成功のメモリテストのテスト応答符号を時間的に圧縮することにより、時間に関連する複数のメモリテスト障害を検出した場合であっても、メモリ・ビルトイン・セルフテスト動作を継続できる方法および装置を開示する。
【解決手段】適用されたメモリテストに対してテスト応答符号を有するテスト応答を生成するように構成された組み込みメモリアレイ204と、 一連のメモリテストを前記組み込みメモリアレイ204に適用するように構成されたメモリ・ビルトイン・セルフテスト制御装置206と、不成功のメモリテストのテスト応答符号を時間的に圧縮するように構成された線形フィードバック構造を具備する。集積回路装置207は、欠陥テスト応答のメモリ位置情報を収集するため、欠陥ワード計数器211、欠陥列指示器213、および欠陥行指示器214を具備している。 （もっと読む）

【課題】分析に要する時間を低減できる方法およびツールを提供する。
【解決手段】利用可能な分析基準の部分集合を用いて、または両方の何らかの組み合わせを用いて、レイアウト設計データの部分だけに対して後続の増分分析を行うことができる。例えば、先行する分析プロセスにおいて特定された誤りに分析を限定したり、先行する分析プロセスの後に行われたレイアウト設計データ内の変更に分析を限定したり、設計者により指定された特定の領域に分析を限定したり、またはそれらの何らかの組み合わせに分析を限定したりすることができる。さらに、分析中の設計データの部分に関連する分析基準の部分集合だけを用いて、先行する分析プロセスにおいて設計データが不合格となった初期の分析基準の部分集合だけを用いて、設計者により選択された初期の分析基準の部分集合だけを用いて、またはそれらの何らかの組み合わせを用いて、分析プロセスを実行してもよい。 （もっと読む）

【課題】集積回路のテスト中の電力消費を低減するために使用する方法、装置およびシステムを提供する。
【解決手段】開示する技術の実施形態は低消費電力テストスキームを提供するために使用でき、多様な圧縮ハードウェアのアーキテクチャ（例、embedded deterministic test（「ＥＤＴ」）アーキテクチャ）と統合できる。開示する実施形態には、プログラム可能テスト刺激セレクタ、プログラム可能スキャン・イネーブル回路、プログラム可能クロック・イネーブル回路、プログラム可能シフト・イネーブル回路、および／またはプログラム可能リセット・イネーブル回路がある。開示する実施形態のいずれかとともに使用するためのテストパターンの生成に使用できる例示的なテストパターン生成方法も開示する。 （もっと読む）

【課題】拡大画像部分の少なくとも一部と、非拡大画像部分の少なくとも一部とが、見える画像内にあり、拡大画像部分により非拡大画像部分が隠れることはないようにする。
【解決手段】画像を拡大する装置。本装置は拡大画像部分および非拡大画像部分を形成するために画像の一部を拡大するようにされている拡大手段を備えている。前記拡大および非拡大画像部分が、合わせて、画像内に含まれるすべての画像情報を含む。また、画像を拡大する方法も提供する。 （もっと読む）

【課題】ソフトウェアアプリケーション用の処理データを複数のコンピュータの間でさらに効率的に分散するための技術を好適に提供する。
【解決手段】ソフトウェアアプリケーションによる使用のための並列演算セットが識別され、各並列演算セットが、処理のために、関連する処理データと共にマスタ演算スレッドに提供される。そして、各マスタ演算スレッドは、その演算セットに関連する処理データの並列性に基づいて、その演算セットを１台以上のスレーブコンピュータに提供する。この様にして、ソフトウェアアプリケーションによる演算の実行は、ソフトウェアにより使用される処理データ、およびソフトウェアアプリケーションにより実行される演算の双方の並列性に基づいて、多数のネットワーク化コンピュータの間で広範に分散される。 （もっと読む）

【課題】より高い圧縮比を提供し得る圧縮スキームが必要とされている。
【解決手段】本明細書は、いわゆる「Ｘプレス」テスト応答コンパクタの例示的な実施形態を開示する。開示するコンパクタのある実施形態は、オーバードライブ・セクションとスキャンチェーン選択ロジックとを含む。開示する技術のある実施形態は約１０００倍の圧縮比を提供する。開示するコンパクタの例示的な実施形態は、従来のスキャンベースのテストシナリオとほぼ同じカバレッジおよびほぼ同じ診断分解能を維持できる。スキャンチェーン選択スキームのいくつかの実施形態は、テスト応答で発生してコンパクタに入る未知状態を有意に減らすことができ、または完全に排除できる。また、本明細書は、オンチップ・コンパクタ回路の実施形態および選択回路をマスクする制御回路網を生成する方法も開示する。 （もっと読む）

【課題】システムの一部を高レベルでソフトウェアに記述およびモデル化するとともに、システムの一部を低レベルでハードウェアに記述およびモデル化する場合に、システムを自動的にかつ正確にシミュレーションする方法を提供する。
【解決手段】第１（Ｘ）相関コンポーネントと第２（Ｙ）相関コンポーネントとを含むシステムのモデル化およびシミュレーション方法。この方法は、第１（Ｘ）コンポーネントおよび第２（Ｙ）コンポーネントの挙動を、第１仕様および第２仕様を使用してモデル化する工程を含む。第１仕様および第２仕様はそれぞれ、機能仕様と関連シミュレーション・エレメント８２とを含む。この方法はさらに、第１コンポーネントおよび第２コンポーネントの挙動を第１仕様および第２仕様を使用してシミュレーションする工程を含む。シミュレーション・エレメント８２は互いに通信してシミュレーション・システムを提供する。 （もっと読む）