説明

フォームファクター, インコーポレイテッドにより出願された特許

71 - 80 / 86


中央テスト設備は、ワイアレスでテストデータを局所的なテスト設備に送り、この局所的なテスト設備は、そのテストデータを使用して電子デバイスをテストする。上記局所的なテスト設備は、上記電子デバイスにより生成された応答データをワイアレスで上記中央テスト設備に送り戻し、この中央テスト設備は、その応答データを電子デバイスが上記テストを合格したかどうかを決定するために解析する。上記中央テスト設備は、上記電子デバイスが設計された設計設備、または上記電子デバイスが製造された製造設備などの他の実体に上記テストの結果を提供し得る。上記中央テスト設備は、幾つかの局所的なテスト設備のいずれかからのテストリソースに対する要求を受諾し、各テスト要求に対応するテスト時間をスケジュールし、スケジュールされたテスト時間に、対応する局所的なテスト設備にワイアレスでテストデータを送信する。
(もっと読む)


弾性バネ接触構造は、後でエッチング除去される犠牲層上に接触構造を形成することとは対照的に、再利用可能な心棒(図1B、6)上に接触構造(図1C、10)をメッキすることにより製造される。一実施形態において、心棒は、基板(図1A、2)のメッキされたスルーホールを介して挿入される形状または鋳型領域(図1B、6)を含む。そして、メッキは、基板にバネ接触を付着するだけでなく、心棒の鋳型領域上にバネ接触を生成するために行われる。第2実施形態において、心棒は、最初に弾性接触構造を形成するためにメッキされ、その後、基板を介して挿入されることなく基板の領域に付着させられる、形状を含む。第2実施形態における付着は、バネ接触を形成するために用いられるメッキ工程の間に、あるいはバネ接触を心棒から解放する前か後のいずれかで、導電性接着剤あるいはハンダを用いることによって、達成され得る。
(もっと読む)


各ダイの2つのエッジに沿って配置された端子が露出されるように、半導体ダイが互いにオフセットされて積層される。端子を有するダイの2つのエッジは同一方向に配向することが可能である。電気接続部により、1個のダイの端子を他のダイの端子に接続することが可能になり、ダイの端子を電気的に接続し得る配線基板に、スタックを配置することが可能である。
(もっと読む)


漏れ電流測定あるいはパラメトリックテストが、チャネルラインに提供された分離バッファで実行されることができるためのシステムが提供される。複数のそのような分離バッファは、単一信号チャネルを複数のラインに接続するために使用される。漏れ電流測定は、例えば抵抗器あるいは伝送ゲートなどのバッファバイパス素子を、バッファそれぞれの入力および出力の間に提供することによって提供される。バッファバイパス素子は、バッファバイパス素子を通る反射パルスに基づいてバッファ遅延を決定するためにTDR測定を使用することによって、テストシステムから、バッファ遅延を校正するために使用されることができる。バッファ遅延は同様に、バッファ付のおよびバッファなしのチャネルラインの測定を比較することによって、あるいは、既知の遅延を有する装置を測定することによって校正されることができる。
(もっと読む)


プローブカード装置は、所望の全体的な量のコンプライアンスを有するように構成される。このプローブカード装置のプローブのコンプライアンスが、判定され、追加の所定の量のコンプライアンスが、このプローブカード装置に設計され、その結果、追加コンプライアンスとプローブのコンプライアンスとの合計が、総計でこのプローブカード装置の全体的な所望のコンプライアンスになる。
(もっと読む)


非常に微細なピッチ間隔で製造できかつ支持基板に正確に配置できる、ウエハテストプロービングで用いるための弾性ばね接点が、提供される。弾性接触構造体は、スペース変換基板上の電気回路へのワイヤボンディング用に適合されている。付着ばね接点を備えた支持基板を一緒に数多く製造し、スペース変換基板へ付着させる前にダイシングおよびテストをして、歩留まりを改善することができる。弾性ばね接点は、剥離層上に接点を形成するためにフォトリソグラフィ技術を用いて製造され、その後ばね接点は、支持基板にエポキシで接着され、剥離層は除去される。支持基板は、接点の整列および下方の光学部品のテストを可能にするために、透明にすることができる。支持基板には、インピーダンス整合の改善のために、ばね接点の下に設けられた接地プレートを含むことができる。
(もっと読む)


一連のパルスが各駆動チャンネルに駆動され得、それはバッファの出力で一連の合成パルスを生成する。各合成信号は駆動チャンネルに駆動された個々のパルスの合成である。駆動チャンネルに関連したタイミング・オフセットは、合成パルスの個々のパルスが整列またはほとんど整列するまで、調整され得る。これらのタイミング・オフセットは駆動チャンネルを通じての伝播遅延の差を補償し、駆動チャンネルを較正および/またはデスキューする。合成パルスは比較チャンネルを通じてテスターへフィード・バックされ得、各比較チャンネルに対する比較信号に関連するオフセットは合成パルスへ整列され得、このことが、比較チャンネルを較正および/またはデスキューする。
(もっと読む)


頑強な機械的構造が提供されることによって、基板上に形成された小さな土台構造が基板表面から離れることが防止される。強化された構造は、シード層上の土台金属層をメッキすることによって、次いで、メッキされた土台構造を、エポキシのような接着ポリマー材料内に嵌め込むことによって形成される。次いで、スプリングプローブのようなコンポーネントは、メッキされた土台上に構築され得る。接着ポリマー材料は、メッキされた土台に取り付けられたスプリングプローブのようなエレメントに加わる力に対抗し、金属土台構造の基板表面への接着をより確実なものとする。
(もっと読む)


ウェハのテストシステムのプローブカードが提供され、プローブカードの基板上特徴は、以下の1つ以上を含む(a)複数のレジスタを各DUT入力と直列に配置し、欠陥のあるDUTの分離により提供される、DUT信号の分離(b)各DUTの電力ピンと直列なスイッチ、電流リミッタ、またはレギュレータにより提供され、電力供給を欠陥のあるDUTから分離する、DUT電力の分離(c)基板上のマイクロコントローラまたはFPGAを用いて提供される自己診断(d)基板上の追加的なテスト回路に適応するよう、プローブカードの一部として提供される、堆積型ドーターカード(e)ベースPCBとドーターカードとの間またはベースPCBとテストシステムコントローラとの間のインターフェースワイヤの本数を最小化するよう、ベースPCBとプローブカードのドーターカードまたはテストシステムコントローラとの間のインターフェースバスを使用すること。
(もっと読む)


テストカセット(110)に配置されたベースコントローラ(210)は、複数の電子デバイス(236a、236b)をテストするためのテストデータを受信する。ベースコントローラは、テストデータを複数の無線テスト制御チップ(214a、214b、214c、214d、214e、214f、214g)へ無線を使って伝送し、当該チップはテストデータを電子デバイスのそれぞれに書き込む。その後、無線テスト制御チップ(214a、214b、214c、214d、214e、214f、214g)は、電子デバイス(236a、236b)によって生成された応答データを読み出し、無線テスト制御チップは、応答データをベースコントローラ(210)へ無線を使って伝送する。
(もっと読む)


71 - 80 / 86