【課題】本発明は、マーキング方法、及び設備を提供する。
【解決手段】マーキング待ち製品の実際マーキング位置と、予め設定されたマーキング位置とにずれが発生した場合に、自動的に補正を実現し、ＩＤシフト現象が生じることを避け、マーキング位置の確実性を保証するともにマーキング効率を向上させる。本発明に係るマーキング方法は、マーキング待ち製品の実際マーキング位置を確認するステップと、前記実際マーキング位置と、予め設定されたマーキング位置とを比較するステップと、比較した結果によって、マーキング製品に対してマーキングを行うステップとを備える。 （もっと読む）

【課題】薄膜トランジスタ液晶表示装置の薄膜トランジスタ及びその製造方法を提供する。
【解決手段】ゲート電極、ゲート絶縁層、活性層及びソースドレイン電極を有した薄膜トランジスタであって、該ゲート電極は該活性層のチャンネル領域と重なり、該ゲート絶縁層は該ゲート電極と該活性層間に設けられており、該ソースドレイン電極と該活性層のソースドレイン領域は重なり、該活性層と前記ソースドレイン電極間に電子の走行を許容する薄いＳｉＮｘ又はＳｉＯｘＮｙ層が設けられる。 （もっと読む）

【課題】本発明は液晶表示領域に関し、液晶表示パネルの内蔵式タッチ機能を実現するための液晶表示パネル及びその駆動方法を提供する。
【解決手段】本発明の液晶表示パネルは、アレイ基板と、カラーフィルター基板、及び、両基板間の液晶層と、を備え、前記アレイ基板上にゲートライン、データライン、及び、ゲートラインとデータラインにより限定した画素ユニットが形成され、前記カラーフィルター基板の内側に内蔵タッチ装置が設けられ、当該内蔵タッチ装置は、第１の配線と第２の配線とを備え、前記第１の配線と前記第２の配線は２層構造であり、且つ、両配線が重なり合っている領域に前記第１の配線と前記第２の配線との間に位置する半導体層が設けられる。 （もっと読む）

【課題】シフトレジスタの非動作期間内のノイズの干渉を低減するために、液晶表示技術分野にかかわり、シフトレジスタとゲートライン駆動装置を提供する。
【解決手段】シフトレジスタは、第1薄膜トランジスタと、第2薄膜トランジスタと、第3薄膜トランジスタと、第4薄膜トランジスタと、容量と、プルダウンモジュールを備え、前記プルダウンモジュールはクロック信号端と第1ノードと信号出力端の間に接続されてローレベル信号端に接続され、前記シフトレジスタの非動作期間内に、前記第1ノードと信号出力端をローレベルに維持する。ゲートライン駆動装置は直列に接続される複数の前記シフトレジスタを備え、ゲートラインを駆動するために使われる。 （もっと読む）

【課題】トルク自動調整装置を提供する。
【解決手段】前記トルク自動調整装置は、動力入力設備と連結し、その作用力は動力入力設備から生じる第１の張力である駆動モジュールと、巻取材料と連結し、その作用力は巻取材料に与える第２の張力である受動モジュールと、前記駆動モジュールと受動モジュールとに連結し、前記第２の張力と前記第１の張力とが一致することを維持するように、前記第２の張力により前記駆動モジュールと受動モジュールとの距離を調整する調整モジュールと、を備える。本発明は巻取材料に与えられる張力の安定を実現でき、材料供給或いは回収の精密度を保証する。 （もっと読む）

【課題】本発明は、画素電圧とデータライン電圧との電位差ΔVpによる影響を避け、フリッカー現象及びDC残留による残像不良を有効的に除去することができる。
【解決手段】液晶ディスプレーにおけるゲートライン駆動方法であって、現在のフレームで、第N行のゲートラインが完全にオフする時刻に、前記第N行のゲートラインへ補償電圧Vgcを入力するステップと、前記補償電圧Vgcの入力を保持するステップと、次のフレームで、前記第N行のゲートラインへオン電圧Vghを入力する際、前記第N行のゲートラインへ前記補償電圧Vgcの入力を停止するステップと、を含み、ただし、N<ゲートラインの総行数である。 （もっと読む）

【課題】ＴＦＴ基板及びその製造方法を提供する。
【解決手段】ガラス基板と、横方向のゲートラインと、ネット状のＶｃｏｍ線と、縦方向のデータラインと、を備えるＴＦＴ基板であって、前記ネット状のＶｃｏｍ線の各行におけるＶｃｏｍ線は電気的に接続され、Ｖｃｏｍ線はＶｃｏｍ線ＩＣ接続部を介してＩＣ素子と電気的に接続される。また、データラインの数をＮとする場合、前記Ｖｃｏｍ線ＩＣ接続部の数は０より大きく、且つＮ＋１より小さくなり、隣接する両行Ｖｃｏｍ線との間に少なくとも一組の対応するＶｃｏｍ線縦方向電気接続段がある。 （もっと読む）

【課題】本発明はアレイ基板及び液晶ディスプレイに関する。
【解決手段】本発明は、アレイ基板と液晶ディスプレイを開示している。このアレイ基板は、サブストレートと、前記サブストレートに形成された、横縦方向に交差して複数の画素ユニットを囲んで形成したデータライン及びゲートラインと、を備え、各画素ユニットは画素電極と薄膜トランジスタースイッチ素子とを備え、前記薄膜トランジスタースイッチ素子は、ゲート電極、ソース電極、ドレイン電極、活性層を備え、前記ゲート電極と活性層との間にゲート絶縁層が設けられ、前記ゲート絶縁層は不透明絶縁層を含む。 （もっと読む）

【課題】液晶パネル、ＴＦＴアレイ基板及びその製造方法を提供する。
【解決手段】本発明は、液晶パネル、ＴＦＴアレイ基板及びその製造方法に関する。ベース基板と、前記ベース基板上に形成されたゲート走査線と、データ走査線と、前記ゲート走査線および前記データ走査線を上から覆う保護層とを備えるＴＦＴアレイ基板であって、前記保護層における封止剤を塗布した領域の、ゲート走査線と／またはデータ走査線に対応する位置に、導電層が設けられる。前記導電層は、当該ＴＦＴアレイ基板における封止剤の外部領域に延びるとともに、接地端に接続される。前記導電層を形成する材料としては、透明導電材料を有する。 （もっと読む）

【課題】ソース・ドレイン電極と別体に形成された拡張導電部によって、ＴＦＴスイッチング素子の有効チャネル長を短くする。
【解決手段】アレイ基板であって、ベース基板を有し、ベース基板に縦横に交差するデータラインとゲートラインが形成されてマトリックス状に配列する複数の画素ユニットが画成され、各画素ユニットにスイッチング素子が設置される。各スイッチング素子は、ゲート電極、活性層、ソース電極およびドレイン電極と、拡張導電部とを有し、前記ソース電極と前記ドレイン電極の前記活性層に接触する端部は対向してチャネル領域を定義し、前記拡張導電部は、前記ソース電極または前記ドレイン電極に隣接して電気的に接触し、前記拡張導電部の端部は、前記拡張導電部に接触するソース電極またはドレイン電極を超え、前記チャネル領域内に延び、少なくとも前記チャネル領域内で前記活性層に接触する。 （もっと読む）