一実施形態において、装置は、第１のインターフェース回路と、第１のインターフェース回路に結合されたダイレクト・メモリ・アクセス（ＤＭＡ）コントローラと、ＤＭＡコントローラに結合されたホストとを備えている。第１のインターフェース回路はプロトコルに従ってインターフェース上で通信するように構成されている。ホストは、ホストのメモリ・システム内の複数の記憶領域に、少なくとも部分的にマッピングされた少なくとも１つのアドレス空間を備えている。ＤＭＡコントローラは、第１のインターフェース回路と、アドレス空間との間でＤＭＡ転送を実行するように構成され、ＤＭＡコントローラはさらに、複数の記憶領域のうちの第１の複数の記憶領域と、複数の記憶領域のうちの第２の複数の記憶領域との間でＤＭＡ転送を実行するように構成されている。
（もっと読む）

一部の実施形態において、システムは、通信媒体と、その通信媒体に結合された第１のコントローラと、その通信媒体に結合された第２のコントローラとを含む。第１のコントローラは、パケットの第１の部分の伝送に続いて、通信媒体上で第２のコントローラへのパケットの伝送を中断するように構成される。第１のコントローラは、そのパケットの伝送を中断することに応答して、通信媒体上で少なくとも１つの制御シンボルを伝送するように構成され、第１のコントローラは、そのパケットの第２の部分から、そのパケットの伝送を続けるように構成される。コントローラは、一部の実施形態では、媒体アクセス・コントローラと、物理符号化サブレイヤとを含む。
（もっと読む）

様々な実施形態で、装置は、複数のエージェントと相互接続を備える。一実施形態では、複数のエージェントは第１から第４までのエージェントを含む。相互接続は、エージェント間で通信パスを形成するように切換え可能な（例えば複数の選択回路を使用して）複数のセグメントを備え、第１セグメントは、第１エージェントから第２エージェントへの第１通信パスに含まれ、また第３エージェントから第４エージェントへの第２通信パスにも含まれる。別の実施形態では、各セグメントは選択回路によって駆動される。少なくとも１つの選択回路は、少なくとも１つのセグメントと、少なくとも１つのエージェントからの出力とを、入力として有する。さらに別の実施形態では、アービタが、セグメントを介した宛先エージェントへの通信パスを、各要求に対して相互接続上で決定するように構成される。アービタは、対応する通信パス中の各セグメントが利用可能であるような要求のサブセット間で、調停するように構成される。
（もっと読む）

一実施形態では、スイッチは、相互接続に結合されるように構成される。スイッチは、複数の記憶域及び複数の記憶域に結合されたアービタ制御回路を備える。複数の記憶域は、複数のエージェントにより送信された複数の要求を格納するように構成される。アービタ制御回路は、複数の記憶域に格納されている複数の要求の間のアービトレーションを行うように構成される。選択された要求は、アービトレーションの勝者であり、スイッチは、選択された要求を複数の記憶域のうちの１つから相互接続上に送信するように構成される。他の実施形態では、システムは、複数のエージェント、相互接続、エージェントと相互接続とに結合されたスイッチを備える。他の実施形態では、方法が考察される。
（もっと読む）

一実施形態では、集積回路は、第１の電源電圧が供給される少なくとも１つの論理回路と、論理回路に結合され、第２の電源電圧が供給される少なくとも１つのメモリ回路とを備える。メモリ回路は、使用時に第１の電源電圧が第２の電源電圧より小さい場合でも、論理回路に応答して読み出されかつ書き込まれるように構成される。もう１つの実施形態では、方法は、第１の電源電圧が供給される論理回路が、メモリ・セルを読み出すステップと、メモリ・セルが、第１の電源電圧を基準とする信号を用いて読み出しに応答するステップとを含み、使用時にメモリ・セルには、第１の電源電圧より大きな第２の電源電圧が供給される。
（もっと読む）